共3条 1/1
1
跳转至
页
DM642,VIDEO,PORT 问一个DM642的VIDEO PORT的问题
问 外围用的是ADV7181作AD转换,输入PAL制信号,输出8位的BT.656格式的数据。
VCACTL寄存器中有关位的设置:EXC=0,FLDD=0,VRST=1。
现象: VIDEO PORT采到的桢数据中奇偶场的顺序不固定,有时候是奇场在前,有时候是偶场在前。
调式了很久,不知道问题出在哪里。
请各位赐教,多谢了。 答 1: 说详细点主要是将两场组合成一桢图象在电脑上播放的时候有时候有错行的感觉。
观察采出的奇偶场分离的图象,发现奇偶场顺序不固定(PAL制的图象应该是偶场在前吧?)
以为是V PORT中关于场检测寄存器位的设置没对,看了半天V PORT的文档,也没找出哪里设置有问题。
再次谢谢了 答 2: to你是自己按照简单的方法写的驱动还是按着TI的DDK的方法写的驱动? 答 3: 自己写的,没有用DDK这种现象和CCD的输入信号有关系么?
VCACTL寄存器中有关位的设置:EXC=0,FLDD=0,VRST=1。
现象: VIDEO PORT采到的桢数据中奇偶场的顺序不固定,有时候是奇场在前,有时候是偶场在前。
调式了很久,不知道问题出在哪里。
请各位赐教,多谢了。 答 1: 说详细点主要是将两场组合成一桢图象在电脑上播放的时候有时候有错行的感觉。
观察采出的奇偶场分离的图象,发现奇偶场顺序不固定(PAL制的图象应该是偶场在前吧?)
以为是V PORT中关于场检测寄存器位的设置没对,看了半天V PORT的文档,也没找出哪里设置有问题。
再次谢谢了 答 2: to你是自己按照简单的方法写的驱动还是按着TI的DDK的方法写的驱动? 答 3: 自己写的,没有用DDK这种现象和CCD的输入信号有关系么?
共3条 1/1
1
跳转至
页
回复
有奖活动 | |
---|---|
5月直播——【探索边缘智能的未来——直播盛宴即将开启!】 | |
请大声喊出:我要开发板! | |
【有奖活动】EEPW网站征稿正在进行时,欢迎踊跃投稿啦 | |
【有奖活动】智能可穿戴设备AR/VR如何引领科技新潮流! | |
奖!发布技术笔记,技术评测贴换取您心仪的礼品 |