电子产品世界

　　不过ETSOI技术也有其难点，由于SOI层的厚度极薄，因此很容易受到损坏。而且为了避免对SOI层造成损坏，在制造漏/源极时不能采用传统破坏性较强的离子注入技术，必须采用就地掺杂技术(in-situ doping)。“我们采用的是不会损害ETSOI层的就地掺杂技术。我们首先生成栅极隔离层，然后在漏源区用外延技术沉积生长出漏/源极，形成外延层(图中的epi)并在漏/源极的生长过程中同时就地掺杂所需的杂质元素，然后我们会对晶体管进行加热处理，令漏源极中的掺杂原子向沟道方向扩散，形成扩散层(图中的ext)。而加热处理过程中我们使用的尖峰退火技术(spike anneal )则不会对ETSOI层的结构造成不必要的损害。”

　　隶属IBM技术同盟的GobalFoundries的技术开发经理John Pellerin也表示这种FD-ETSOI技术很快便会付诸实用，不过他表示：“但是我们现在很难说具体什么时候会转向这种技术。”Pellerin表示，FD-SOI技术从应用结构上看与现有的PD-SOI技术非常相近，“我们只需要把SOI层的厚度变薄，并想办法解决ETSOI带来的一些问题即可，其它的部分则和传统的制造工艺基本相同。”当然ETSOI技术仍有许多其他的问题需要解决，比如如何减小器件的寄生电阻等等。

　　IBM的下一步：finFET

　　另据Pellerin表示，在ETSOI技术发展的下一步很可能会开始启用finFET立体型晶体管结构，两者的关系就像我们从PD-SOI过渡到FD-ETSOI那样。“我看不出来ETSOI和finFET两种技术之间存在什么矛盾之处，而且采用平面型结构ETSOI技术所能达到的晶体管密度总会出现发展瓶颈，而finFET则可以解决这种问题。”

　　2009年，IBM公司增加了用于实验finFET效能的晶圆样片数量，据他们表示，finFET技术所带来的性能提升“令人非常满意。”不过 finFET与平面型晶体管之间各有优劣。“平面型晶体管结构并不需要对传统的工艺进行太多改进，过去30年来人们所使用的很多技术都可以应用在平面型结构的ETSOI里，而要进一步升级为finFET结构，所需要的制造工艺则复杂得多，这种技术对光刻和蚀刻技术提出了很高的要求。”

　　ETSOI辅助技术：SiC硅应变技术

　　在22nm节点，看起来至少1家以上的大型厂商会采用向NMOS管的漏源区掺杂碳原子的方法来为沟道施加拉伸应力，以形成应变硅。IBM在描述自己的 FD-ETSOI工艺时曾经提到，他们会在沉积NMOS管的漏源极时向极内掺杂碳杂质。而且另外一家IBM工艺技术联盟的成员Applied Materials公司也分别在去年的IEDM和今年的Semicon会展上两次强调了这种SiC硅应变技术的可行性。

　　那么外界对SiC 技术的评价如何呢?据GlobalFoundries公司的Pellerin表示：“我们正在关注SiC硅应变技术，并且正在考虑在我们的22nm及更高级别制程中使用这项技术。”在目前的工艺尺寸条件情况下，要想很好地控制漏源区的离子注入过程将是一项非常复杂的任务，而在IBM的FD-ETSOI工艺中，NMOS中使用的SiC硅应变技术则与PMOS中的SiGe硅应变技术一样是采用外延沉积实现的，不必再为如何控制离子注入而担忧。他并表示：“如何在NMOS管中应用硅应变技术将是另外一个改善晶体管性能的关键技术。”

　　相比之下，Intel的Bohr则完全改变了他对SiC硅应变技术的态度，他过去曾经表示 Intel更倾向于使用SiC硅应变技术，不过最近他在IEDM2009会议中接受采访时则表示他不愿意就Intel在SiC硅应变技术方面取得的进展发表任何评论。而会上代表Intel做有关Intel 32nm制程技术演讲的Paul Packan则在演讲后回答记者提问的环节没有理会一位记者提出的有关SiC硅应变技术在32nm制程NMOS结构中应用状况的问题。

1 2 3 4 5

关键词：Intel22nm15nm