- 多加数的加法器是FPGA的一个比较常见的应用。仿真对比了其三种实现方案的性能和所消耗资源，得出进位保留加法阵列是首选方案。针对进位保留加法阵列实现的复杂性给出了一个加法阵列的HDL代码生成器，极大地简化了加法阵列的设计工作。
- 关键字：HDL代码生成器加法器FPGA
hdl代码生成器介绍
您好，目前还没有人创建词条hdl代码生成器!
欢迎您创建该词条，阐述对hdl代码生成器的理解，并与今后在此搜索hdl代码生成器的朋友们分享。
创建词条
关于我们-
广告服务-
企业会员服务-
网站地图-
联系我们-
征稿-
友情链接-
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
