首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> n3e工艺

新思科技携手台积公司简化多裸晶系统复杂性,推出面向台积公司N3E工艺的“从架构探索到签核” 统一设计平台和经验证的UCIe IP

  • 摘要:● 新思科技3DIC Compiler集成了3Dblox 2.0标准,可用于异构集成和完整的“从架构探索到签核”完整解决方案。● 新思科技 UCIe PHY IP在台积公司N3E工艺上实现了首次通过硅片的成功(first-pass silicon success),可提供低延迟、低功耗和高带宽的芯片间连接。● UCIe PHY IP与3DIC Compiler的结合将有效优化多裸晶系统设计,能够以更低的集成风险实现更高的结果质量
  • 关键字:新思科技台积多裸晶系统N3E工艺签核UCIe IP
共1条 1/11

n3e工艺介绍

您好,目前还没有人创建词条n3e工艺!
欢迎您创建该词条,阐述对n3e工艺的理解,并与今后在此搜索n3e工艺的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473