摘 要： 为了支持多媒体业务的传输，第三代移动通信WCDMA系统采用了独特的编码复接方案，同时也加大了系统复杂度，并引入了较长的处理时延。速率适配算法是业务复用方案的核心算法。本文具体提出了在FPGA中进行模块合并、产生凿孔图样进行比特积攒搬移的实现方案，缩短了处理延时，大大提高了系统的处理能力。关键词：编码复接；速率适配；FPGA；凿孔图样；保留比特搬移引言随着因特网爆炸性的增长以及各种无线业务需求的增加，传统的无线通信网已经越来越无法适应人们的需要。因此，以大容量、高数据率和承载多媒体业务为目的的
关键字：FPGA 保留比特搬移 编码复接 速率适配 凿孔图样
平台FPGA的兴起随着Virtex系列在片上系统（SoC）应用中的广泛应用,赛灵思（Xilinx）公司引入了平台FPGA（Platform FPGA）的概念。作为领先的可编程逻辑供应商，赛灵思公司利用其基于Virtex的支持可编程逻辑、I/O和计算处理的多功能器件，帮助业界涉足并确立了基于FPGA的SoC设计方法。通过实现大量基于FPGA的RISC处理器和处理器内核，赛灵思在这方面已经证实了自己的实力。最早的例子是于1991年实现Philip Freidin的RISC4005/R16 FPGA处理器。Vi
关键字：FPGA Xilinx
摘 要： 本文介绍了用FPGA实现的FIR算法，并对这种算法应用于汽车动态称重仪表中的结果做了分析。实践证明此算法用于动态称重具有良好的效果。关键词： FPGA；FIR；动态称重引言车辆在动态称重时，作用在平台上的力除真实轴重外，还有许多因素产生的干扰力，如：车速、车辆自身谐振、路面激励、轮胎驱动力等，给动态称重实现高精度测量造成很大困难。若在消除干扰的过程中采用模拟方法滤波，参数则不能过大，否则将产生过大的延迟导致不能实现实时处理，从而造成滤波后的信号仍然含有相当一部分的噪声。所以必须采用数字滤波消
关键字：FIR FPGA 动态称重
日前(4月7日～8日)在甫结束的日本2004年英特尔IDF论坛中，英特尔首度展示了480Mbps的UWB无线传输，打破该公司在去年实现的252Mbps纪录。据日经BP社消息，英特尔是采用FPGA设计LSI收发器，这代表着可以使用CMOS技术，以低成本生无线USB收发器，无线传输技术是多频带OFDM（版本0.8），所用频率3GHz～5GHz，使用3个528MHz的频带
关键字：英特尔 FPGA Wisair
半导体器件定标(scaling)在量上的不断进展蕴育着系统级芯片(SoC)器件在设计和结构上质的深刻变化。IC器件定标可以加强功率效率、增加带宽和显著改进功能集成性，而要挖掘出硅的全部性能潜力，还须在设计复杂性管理和改进设计可重用性方面做同样的努力。代表ITRS对半导体定标的一致观点的一个简易技术模型示出了芯片设计上一系列重大变化。较高层次的可编程性可以缓解经济上的压力。专用处理器性能的不断提高和器件的自动生成将使处理器芯核在SoC结构体系中发挥重大作用，诸如从高性能控制到以前只能由硬连接逻辑才可以实现的
关键字：SoC SoC ASIC
摘要：本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。关键词：全数字锁相环；DPLL；FSK；FPGA 引言锁相环(PLL)技术在众多领域得到了广泛的应用。如信号处理，调制解调，时钟同步，倍频，频率综合等都应用到了锁相环技术。传统的锁相环由模拟电路实现，而全数字锁相环(DPLL)与传统的模拟电路实现的PLL相比，具有精度高且不受温度和电压影响，环路
关键字：DPLL FPGA FSK 全数字锁相环
赛普拉斯半导体(Cypress Semiconductor)公司的子公司赛普拉斯微系统有限公司（Cypress MicroSystems）于今日宣布推出用于其可编程系统级芯片（PSOCTM）混合信号阵列的PSoC Designer 4.0集成开发环境（IDE）。PSoC Designer 4.0是一个完整的图形成套工具，它通过提供“点击”系统设计能力而为用户利用PSoC的功能和灵活性给予了帮助。PSoC Designer 4.0提供了设备和应用程序编辑器以及一个简单图形用户接口（GUI）下的编译器、调试器
关键字：赛普拉斯 SoC ASIC
来自美国加州弗雷蒙特市的消息--日月光测试有限公司（纳斯达克股票代码：ASTSF）业界最大的独立半导体测试服务供应商定购了22台科利登的SoC 测试系统，包括多台高性能的Octet，用于计算机芯片组和图形器件的高量产生产测试。日月光之所以选用该系统是基于其成熟的成本效益高的系统性能和测试能力，可以满足下一代器件技术，如高速总线系统，不断增长的对测试系统测试容量和范围的要求。日月光美国、欧洲兼日本区总裁Tien Wu说：“科利登的SoC测试系统提供给我们客户可持续的产品面市和成本优势。Octet与科利登Qu
关键字：科利登 SoC ASIC
2003年，Wim Roelandts 成为董事会主席。Bernie Vonderschmitt 离职：公司的最后一个创始人为我们留下了宝贵的财富。
关键字：赛灵思 FPGA
2003年，推出 Spartan-3 系列产品。世界上首款 90nm FPGA 也是世界上成本最低的 FPGA。Spartan-3 技术让我们领先竞争者一大步，并使我们处于领先高级半导体制造商的地位。
关键字：赛灵思 FPGA Spartan-3
全球领先的跨国高科技公司安捷伦科技(NYSE: A)与北京大学微电子学研究院（IMEPKU）今天共同宣布成立北京大学—安捷伦科技SOC测试教育中心和北京大学—安捷伦科技SOC测试工程中心。北京大学—安捷伦科技SOC测试教育中心是华北地区首家SOC测试教育中心，将加速北京大学乃至中国半导体测试技术的研究和发展。同时，北京大学—安捷伦科技SOC测试教育和工程中心也将与业界开展广泛的合作，致力于推动中国半导体产业的发展。这项合作是知名高校与跨国高科技企业合作的成功典范，对国家“十五”发展计划提供进一步的有力支持
关键字：安捷伦 SoC ASIC
2003年，赛灵思完成了主要扩展，并且宣布将欧洲总部设在都柏林。
关键字：赛灵思 FPGA
摘要：对照一般通用FIFO的外部控制线，以及视频服务器应用的具体要求，设计完成用CPLD和外部SRAM构成的大容量、廉价、高速FIFO，除了可以满足视频服务器码流缓冲的需要外，也可以作为一个通用的大容量FIFO。关键词：视频服务器、码流平滑、FPGA/CPLD、FIFOThe design of FIFO consisted of CPLD and SRAMRen Sanjun Hu WenjieDSP Center of Institute of Acoustics, Chinese Academy
关键字：视频服务器、码流平滑、FPGA/CPLD、FIFO 存储器
摘要:本设计以Winbond公司的W78E58单片机为系统的控制核心,采用最新的FPGA设计技术，并应用Averlogic公司的大容量图像存储FIFO使采样控制模块和显示控制模块相对独立，从而使本仪器具有很高的集成化程度、很强的设计灵活性。同时，由于FPGA的大容量允许采用较复杂的数据处理，从而大大提高了诊断仪的成像质量。关键词 B超 反射法 FPGA FIFO前言改革开放以来，全国人民生活水平日益提高，健康越来越受到人们的高度重视。眼睛是心灵的窗户，眼睛的健康对人们来说更是重要。眼病的
关键字：B超 FIFO FPGA 反射法 设备诊断类
概述直接数字频率合成技术(Direct Digital Frequency Synthesis,即DDFS,一般简称DDS)，是从相位概念出发直接合成所需要波形的一种新的频率合成技术。目前各大芯片制造厂商都相继推出采用先进CMOS工艺生产的高性能、多功能的DDS芯片,为电路设计者提供了多种选择。然而在某些场合，专用DDS芯片在控制方式、置频速率等方面与系统的要求差距很大，这时如果用高性能的FPGA器件来设计符合自己需要的DDS电路，就是一个很好的解决方法。ACEX 1K器件是Altera公司着眼于通信、音
关键字：FPGA
fpga-to-asic介绍
您好，目前还没有人创建词条fpga-to-asic!
欢迎您创建该词条，阐述对fpga-to-asic的理解，并与今后在此搜索fpga-to-asic的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473