首页资讯商机下载拆解高校招聘杂志会展 EETV 百科问答电路图工程师手册 Datasheet 100例活动中心 E周刊阅读样片申请

有限域文章进入有限域技术社区

基于FPGA的RS码译码器的设计

摘要：介绍了符合CCSDS标准的RS(255，223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延
关键字：RS码 FPGA 译码器有限域改进的BM算法

共1条 1/11

有限域介绍

有限域　　集合F={a，b，…}，对F的元素定义了两种运算：“+”和“*”，并满足以下3个条件，　　?F1：F的元素关于运算“+”构成交换群，设其单位元素为0。　　?F2：F\{0}的元素关于运算“*”构成交换群。即F中元素排除元素0后，关于*法构成交换群。　　?F3：分配率成立，即对于任意元素　　a，b，c∈F，　　恒有　　a*(b+c)=(b+c)*a=a*b+a*c [ 查看详细]

热门主题

树莓派 linux