首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> 池化

Astera Labs面向CXL附加内存扩展和池化应用的Leo Memory Connectivity Platform进入预量产阶段

  • 中国,北京 - 2022年9月1日-智能系统专用连接解决方案企业Astera Labs今日宣布已开始向客户和战略合作伙伴提供Leo Memory Connectivity Platform预量产样品,平台可支持Compute Express Link™ (CXL™) 1.1和2.0,实现云服务器的安全性、可靠性以及高性能内存扩展和池化。在对Leo智能内存控制器 (Smart Memory Controllers)与业界先进的CPU/GPU平台以及DRAM内存模块在各种实际工作负载上成功进行端到端互操作性测
  • 关键字:Astera LabsCXL内存扩展池化
共1条 1/11

池化介绍

您好,目前还没有人创建词条池化!
欢迎您创建该词条,阐述对池化的理解,并与今后在此搜索池化的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473