DDR 存储器电气特性验证

随着时钟速率和数据传输速度不断增加和性能的提高，设计工程师必须保证系统的性能指标，或确保系统内部存储器和存储器控制设备的互操作性，存储器子系统的模拟信号完整性已成为设计工程师越来越多重点考虑的问题。许多性能问题， 甚至在协议层发现的问题，也可以追溯到对信号完整性问题。因此，存储器的模拟信号完整性验证的重要性已经成为很多电子设计验证关键一步。

DDR 存储器电气特性验证
应用文章

几乎每一个电子设备，从智能手机到服务器，都使用了某种形 存储器的模拟信号完整性验证的重要性已经成为很多电子设计
式的 RAM存储器。尽管闪存NAND 继续流行(由于各式各样的 验证关键一步。
消费类电子产品的流行)，由于SDRAM为相对较低的每比特成
JEDEC (电子工程设计发展联合协会)已经明确规定存储设备详
本提供了速度和存储很好的结合，SDRAM 仍然是大多数计算
细测试要求，需要对抖动、定时和电气信号质量进行验证。测
机以及基于计算机产品的主流存储器技术。DDR是双数据速率
试参数：如时钟抖动、建立和保持时间、信号的过冲、信号的
的 SDRAM 内存，已经成为今天存储器技术的选择。DDR 技术
下冲、过渡电压等列入了JEDEC(电子工程设计发展联合协会)
的不断发展 ，不断提高速度和容量，同时降低成本，减小功率
为存储器技术制定的测试规范。但执行规范里的这些测试是一
和存储设备的物理尺寸。
个大大的挑战，因为进