EEPW论坛

网站首页
首页» 技术SOS» EDA与制造

技术SOS-EDA与制造

子分类

最新 | 待完成 | 已完成
共297条 4/15 |‹ ‹ 2 3 4 5 6 7 › ›| 跳转至 页
Cadence Allegeo软件是不是可以用来PCB仿真的？网上是否有它的共享软件可以下载？ 10分
15295032986 |状态： |回答数：3 |2014-04-01 17:05:39
用basys2 或者cpld板子做vga接口实验，程序代码及具体语句中文解释，尤其是彩色区域赋值的部分中文详解
573181735 |状态： |回答数：4 |2014-03-17 10:07:20
基于fpga的can总线接收滤波器设计
小明哈哈 |状态： |回答数：3 |2014-02-25 15:23:54
LED 10分
陆志源 |状态： |回答数：3 |2014-02-18 10:48:42
Xilinx ISE14.7 VHDL文件综合报错（conv_integer），大家帮忙看看。
阿苍 |状态： |回答数：2 |2014-02-14 10:34:21
PSpice构建工程出错怎么回事，要重装吗？
Shawn1993 |状态： |回答数：3 |2013-12-31 09:28:08
求助移位寄存器和DAC芯片的选择 5分
zhengkainj |状态： |回答数：0 |2013-11-26 11:12:28
verilog 如何用门元件实现8位寄存器
haibao421 |状态： |回答数：1 |2013-11-06 21:36:22
DC（Design Compiler）读取设计的RTL代码并且使用时序约束 5分
liping09003 |状态： |回答数：3 |2013-09-09 16:31:54
伺服电源
婷子89 |状态： |回答数：2 |2013-08-27 13:15:51
请问RUP和RDN引脚有什么用
zidongdong1987 |状态： |回答数：2 |2013-08-14 21:06:33
EEPW ＤＩＹ板子焊接完成后的总电阻是多大呢？用什么方法测试板子是否存在短路？
peakboy |状态： |回答数：6 |2013-08-05 10:35:05
CPLD的程序问题
can1991 |状态： |回答数：1 |2013-07-11 18:43:20
RX保持低电平是怎么回事
zidongdong1987 |状态： |回答数：0 |2013-07-11 09:59:34
Synplify pro
ljj16898083 |状态： |回答数：3 |2013-06-16 17:15:01
关于Quartus 2
ljj16898083 |状态： |回答数：3 |2013-06-16 17:10:37
亲，pcb过孔和线宽的工业标准是多少? 5分
love0614 |状态： |回答数：2 |2013-05-24 15:13:47
[12238027036]频谱分析仪 仪器仪表
ttllqq120 |状态： |回答数：1 |2013-05-10 12:07:58
求教！！懂VHDL得进！ 5分
zxpan12 |状态： |回答数：2 |2013-04-27 12:40:29
有懂VJDL的吗？ 5分
zxpan12 |状态： |回答数：1 |2013-04-26 14:36:27
最新 | 待完成 | 已完成
共297条 4/15 |‹ ‹ 2 3 4 5 6 7 › ›| 跳转至 页