晶圆级封装向大尺寸芯片发展

晶圆级封装(WLP)技术正在稳步向小芯片应用繁衍。对大尺寸芯片应用如DRAM和flash存储器而言，批量生产前景还不明朗，但理想的WLP可靠性高，且能高频运行，有望改变这种大尺寸芯片无法应用的现状。WLP一般拥有良好的功率集成特性、支持晶圆级测试、能适应芯片特征尺寸缩小，同时降低成本。

　　WLP技术的最新进展可以满足所谓的理想WLP的每项要求。已有人证明，柔性层能提高可靠性。WLP上的两个金属层提高了功率和信号的完整性。取消封装基底则将高速应用产品的迹长降到了最低。在柔性层顶部添加铜柱，可直接进行晶圆级测试和老化。利用重组晶圆制作的WLP能解决芯片尺寸缩小的问题，并且能通过采用层压而不是旋转涂覆以及尽量减少光刻步骤，降低封装成本。本文对这些技术进行讨论，并着重介绍推进批量生产应用WLP所需的技术进步。

　　对I/O数量较少的小芯片器件而言，WLP技术是比芯片级封装(CSP)技术更便宜的封装解决方案。这是因为删减了封装基底，封装工艺的高度平行化且将手工操作降到了最低。WLP技术同时还提供尽可能小的形状因子，因此，在小型逻辑和模拟ICs、射频ICs、图像传感器以及MEMS封装方面，WLP找到了用武之地。1WLP的采用仍仅限于面积小、I/O数量少的芯片应用，如存储器、DRAM、SRAM和数字信号处理器(DSPs)。

　　对于DRAM和其他I/O数量少但面积大的芯片应用而言，WLP技术仍然存在巨大挑战，包括热疲劳可靠性、成本、芯片面积缩小和晶圆级测试。为进一步促进大尺寸芯片采用WLP，封装行业需要开发出可提供高可靠性、优质的电学性能(包括高频应用时良好的信号和电源完整性)、可晶圆级测试、芯片特征尺寸缩小的解决方案以及低成本的WLP解决方案。近年来，这些方面都已经有所进展。

　　热疲劳可靠性

　　由于芯片和PCB之间的热膨胀系数(CTE)明显不匹配，因此对于芯片尺寸大于5×5mm的WLPs而言，热疲劳可靠性是值得关注的大问题。有人对影响板级热疲劳可靠性的各种因数进行了全面研究。2经研究，与其他参数相比，较大的凸块间距、大凸块和大焊料的间距对提高热疲劳可靠性有显著影响。DRAM采用相对较大的芯片，具有较少的I/O数量，以及标准化的0.8mm的凸块间距。但是，尽管具有这些有利因素，由于没有柔性层，这种芯片还是不能达到大多数消费产品和商业产品所需的稳定性标准。

　　设计适当、拥有优化的机械性能的柔性层能够显著提高热疲劳可靠性。模拟数据和实验数据都表明，正确选择柔性材料可以决定热机械负载在焊接点和金属走线之间的合理分布。柔性层上方的保护层可提高边缘处的柔性凸块的半径，避免压力集中。柔性材料的杨氏模量也对封装的可靠性有影响。采用表1中所示的三种性质的材料进行模拟，表2中示出了模量对焊料和重分布层(RDL)走线中的应力的影响(单位是GPa)。第一组中，采用材料A(杨氏模量为0.16GPa)作为缓冲层、保护层和阻焊漆，对焊料和RDL走线产生的应力较小。采用材料C(杨氏模量为3.0GPa)作为阻焊漆，对焊料的应力过大。采用材料B(杨氏模量为2.4GPa)作为作为柔性缓冲层，则在RDL走线中产生了较大的应力。Gardner等也曾对保护层的重要性进行证明。3Gardner的研究表明，拥有尖锐凸块边缘的柔性WLP的性能要比没有柔性层的对照样本差，因为失效模式从焊接点疲劳转移至了柔性凸块边缘处的金属走线裂缝处。有人发现螺旋走线设计可以大大提高走线的可靠性。4压力集中在坚硬和柔性材料间的分界线上方的金属线交*处尤其具有显著影响。