评Xilinx的28nm从三重氧化物到HIGH-K

皮垫太薄了换特氟龙

　　当集成电路进入28nm节点的时候，尺寸实在是太小了，栅极已经薄到只剩几个原子的厚度，就算是弄上3层，仍然嫌薄， 因此，要另辟蹊径。

　　水龙头解决这个问题的办法仍然很简单：不用皮垫了，咱换个高防水性的材料，很薄的一层，但就是很管用，比如特氟隆什么的。果然问题圆满解决。

　　可是问题又来了，特氟隆和龙头中间的铁旋钮连接不太好，怎么办?干脆，吧中间的铁旋钮换成铜的，就解决了。 铜本身比较致密，防水性本来就好，加上特氟隆，效果果然棒极了。

　　在集成电路中，刚才用水龙头作比喻的高防水性，对应的就是介电常数K，高介电常数，就是所谓的高K，HIGH-K，金属栅极，即是metal gate, 合起来，就是HKMG. 这样，HIGH-K材料+金属栅极， 就完全取代了二氧化硅氧化物+多晶硅栅极。用水龙头作比方，就是特氟隆皮垫加铜旋钮。

　　这个改变可不得了，革命性的，令人头痛的栅极漏电一下子减少了100倍。要知道，这个栅极漏电乘以晶体管数目永远是个很大的数，是静态功耗的重要组成部分。 这部分的漏电如果减少了100倍，28nmFPGA的容量虽然翻倍了，仍然可以做到功耗减半。

　　HIGH-K的比较图：

TSMC的艰难研发

　　HIGH-K这个工艺， INTEL早在45nm这个节点就搞定并采用了， TSMC虽然在芯片代工领域一直做得不错，可比起INTEL，还是差那么一点点。 因此TSMC放弃了在45nm这个节电采用HIGH-K工艺，也使得在这个节点上，甚至没有掌握三层氧化物这样方法的公司被静态功耗奇大无比的某款芯片折磨得抓狂，良率一直无法提高。

　　尽管如此，TSMC坚持在HIGH-K工艺上的投入，使得它在与其他芯片代工厂在28nm节点的争夺中，开始占据先机。

可编程势在必行

　　在28nm节点，由于尺寸的进一步缩小，使得需要维持开关的核心电压降低，会降低动态功耗，这是天大的好事，再加上HIGH-K的对栅极静态漏电革命性的减少，使得FPGA目前的短板 “功耗“，与ASIC相比，有了质的提高， 因此，可以预计，2012年以后，FPGA大行其道，成为电子设计的绝对主流, 实现赛灵思提出的“可编程势在必行“的目标并不仅仅是市场炒作。

学术化语言的版本

　　喜欢进一步深入研究的，请参阅本文的学术化语言版本，如下：

　　半导体工艺不断细化的一个显著好处是芯片的动态功耗不断下降。因为可以采用更低的工作电压，此外更小的尺寸有助于减小芯片内部分布电容。但在另一方面，由于晶体管体积的缩小，包括门极(栅极)泄漏电流以及源-漏泄漏电流在内的静态泄漏却在逐渐增加，因此带来的功耗成了一大顽疾。门极泄漏就是电子穿过阻止其运动的绝缘层产生的泄漏电流。而在晶体管处于关断状态时，仍会有少量电子从源极向漏极流动，这就是源-漏泄漏。早在2004年，Intel发现因静态泄漏导致的功耗已占到芯片总功耗的25%。进入65nm之后，随着管子体积的缩小，标准薄氧化层晶体管的静态泄漏急剧增大。为了同时实现高密度和低漏电流，业界各方面都在不懈努力研究各种减少泄漏电流的方法。一种称为三重门极氧化层(triple-oxide)技术的工艺通过有选择地增加门极氧化层厚度来减少泄漏电流，同时又不牺牲性能。尽管这三重门极氧化层仍很薄，但这些晶体管的确展现出比标准薄氧化层晶体管更低的漏电流。Intel公司则推出了针对45nm技术的HK+MG晶体管。所谓HK(High-K)就是采用相对二氧化硅而言具有很高绝缘常数的材料，它可在晶体管的门极和通道间产生一个强大的场效应，并呈现出很高的电子绝缘特性。采用金属门MG (Metal Gate)还能增强门的场效应。因此，HK+MG组合有助于显著减少漏电流，增加门电容和驱动电流。

赛灵思可编程平台开发全球高级副总裁 Victor Peng 指出：“在 28 纳米这个节点上，静态功耗是器件总功耗的重要组成部分，有时甚至是决定性的因素。由于提高可用系统性能和功能的关键在于控制功耗，因此为了实现最高功效，首先必须选用适合的工艺技术。我们选择了台湾半导体制造有限公司 (TSMC)和三星(Samsung)的高介电层/金属闸 (high-k metal gate)高性能低功耗工艺技术，以使新一代 FPGA 能最大限度地降低静态功耗，确保发挥28 纳米技术所带来的最佳性能和功能优势。”

　　与标准的高性能工艺技术相比，高性能低功耗工艺技术使得 FPGA 的静态功耗降低了 50%，较低的静态功耗可让赛灵思向客户交付业界功耗最低的 FPGA，且比前代器件的总功耗减少 50%。同时，新一代开发工具通过创新时钟管理技术可将动态功耗降低 20%，而对赛灵思业界领先的部分重配置技术的增强，将帮助设计人员进一步降低33%的功耗和系统成本。