可进化芯片的FPGA接口设计与实现

针对FPGAIP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGAIP核端口时序控制和位流下载的问题，实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGAIP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明，FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信，完成芯片内的进化。

可进化芯片的FPGA接口设计与实现.pdf