基于PC104(Plus)总线的数据接收存储显示系统设计

作者：时间：2011-03-28 来源：网络收藏

摘要：提出了一种双通道大容量数据接收存储显示系统的实现方案。阐述了以PLX9054为核心、以异步FIFO为数据缓冲通道的PC104(Plus)接口电路的设计方法，同时给出了FPGA控制逻辑设计与Linux系统下基于Qt／Embedded和Framebuffer工控机存储显示程序的实现方法。
关键词：PC104(Plus)；Qt／Embedded；Framebuffer；实时存储；同步显示；工控机

0 引言
在现代数字信号处理领域，对于大容量高速数据的存储和显示是进行后续相关处理的基础，也是信息处理系统的关键组成部分。随着数字视频视觉技术和视频采集技术的发展，很多应用场合都需要对接收到的模拟数据进行模数转换，然后再进行数据的实时存储和同步显示。为此，本文介绍了对模数转换后的数字信号所进行的处理，提出了一种基于PC104 (Plus)总线的双通道大容量高速数据的接收、存储和显示系统的设计方法。该系统通过FPGA-PC104(Plus)接口对数据进行接收和预处理，再通过FIFO数据传输通道来上传数据，最后由工控机的软件来实现数据的实时存储和同步显示。其中工控机软件采用Linux(2．6内核)下Qt／Embedded的GUI来设计，并用Framebuffer的显示技术来提供良好的人机界面交互和快速的存储显示操作。

1 系统结构
本系统由数据接收模块、FPGA控制模块和工控机显示存储模块组成，其系统结构如图1所示。图中的FPGA选用Xilinx Spartan3系列的XC3S2000F456，其最大用户IO为333个，系统门达到200万门，并内置576KB的RAM块；FIFO选用IDT公司的IDT72V36110，该芯片容量为512KB，可支持36位输入、输出数据，最高工作频率可达166MHz；另外，PLX9054是PLX公司的总线桥接芯片，它支持多种工作模式，本系统采用C模式。在该模式下的DMA传输时，PLX9054对PC104(Plus)总线和本地总线都是主控制器；工控机选用Senbo公司的LX-3072PC／104 CPU模块，该模块搭载的AMD Geode LX800 CPU，其工作频率高达500MHz，遵从PC／104+标准，并提供有PC104(Plus)总线，同时集成了PS／2、RT、IDE、USB2．0和10M／100M网口等接口，而且功耗低，可靠性高，可广泛适用于数据采集、通信等领域。为了保证系统的实时性和稳定性，本工控机上运行的是Linux操作系统。

本文引用地址：//m.amcfsurvey.com/article/202466.htm

数据接收模块的两路输入通道分别连向FPGA的IO端口，在FPGA模块的控制下，两路输入数据同时分别进入各自的FIFO进行缓存。为了避免PLX9054控制本地端时的总线竞争以及简化时序设计，可将两片FIFO的输出端复用，且经由FPGA的IO端口连向PLX9054的本地数据端，进而在FIFO产生相应状态响应的时候，由FPGA控制模块向PLX9054发出读取FIFO的中断请求，PLX9054在响应中断后，即将数据以DMA的方式经由PC104(Plus)总线上传至上位机，上位机通过PCI驱动读取DMA传输的数据，然后进行数据分析，再分别进行存储和显示。

2 系统设计
2．1 数据接收模块设计
本系统中的数据接收模块采用J18型37针视频通信接口，该接口协议可根据实际需求自行定义，但最大为32位。由于输入数据为高速数字信号，因此，为防止输入FPGA的信号产生过冲，可在视频通信接口的后端对32位数据分别进行RC端接，并串联33Ω的电阻和0．01μF的电容。
2．2 FPGA控制模块设计
本系统的数据传送采用DMA结合中断的方式。该方式不仅能保证数据传输的速率，而且能提高系统的工作效率。接收高速数据时，要使用缓冲区对数据进行缓存，但是，如果等缓冲区全部存满以后再进行DMA传输，那么，在数据流速率比较高的时候，就会造成数据的丢失。因此，在FIFO半满时就必须进行数据的DMA传输，这样可使工控机从FIFO读取数据和FPGA从外部接收数据能同时进行。
FPGA控制模块是本系统的硬件核心，其主要功能是完成系统复位，接收数据进行缓存，控制读取两个FIFO数据的逻辑顺序，并控制DMA传输。FPGA控制模块电路如图2所示。