基于DSP高精度伺服位置环设计

　　当Fpos(s)=1/(Gspd(s)Gm(s))时，H(s) =1，则可使输出完全复现输入信号，且系统的暂态和稳态误差都为零。其中当速度调节器采用PI控制时，在位置环的截止频率远小于速度环的截止频率时，速度环可等效为一个惯性环节，电机可等效为一个积分环节，于是Fpos(s)可以看成加速度前馈和速度前馈两部分[5]，其中：位置前馈中加速度项差分方程：

　　式中R(k)为第K个采样周期中的位置给定信号;Yaf为第K个采样周期中加速度信号的输出，Kaf为加速度前馈比例系数。

　　位置前馈中速度项差分方程：

　　式中R(k)为第K个采样周期中的位置给定信号;Yaf为第K个采样周期中速度信号的输出，Ksf为速度前馈比例系数。

　　相应的位置环P的差分方程：

　　式中R(k)为第K个采样周期中的位置给定信号;C(k)为第K个采样周期中的位置反馈信号，Ye为第K个采样周期中位置环信号的输出，Kc为位置环比例系数。

绝对式编码器通信程序

绝对式编码器与DSP的接口采用CPLD作为接口芯片。CPLD的程序采用VHDL语言编写，程序结构如图4所示。此电路完成串行输入数据到并行输出数据的转换，以及并行输入数据到串行输出数据的转换。

　　图4中，模块DIV为时钟分频器，TX模块接收来自微处理器接口模块MP的8位并行数据，并通过端口DOUT将数据串行输出到RS-485端口。反过来，RX模块接收串行数据输入，并以8位并行格式发送至MP模块，MP模块同时将接收到的位置信号转成脉冲形式输出，实现与CNC的连接。