富士通半导体交付55nm创新方案

　　CS250L和CS250S的推出可以说恰逢其时，使得中国消费电子IC厂商又多了一种选择，可不用急于往40nm节点冒进，在实现接近功耗的同时不仅能保护现有在65nm上的IP投资，而且NRE的费用仍像65nm一样处于能承受的水平，因此非常适合中国的国情。

使65nm IP可直接用于55nm工艺

　　“模拟IP是通往真实世界的接口，但是大家都知道模拟IP的使用和工艺制程是非常相关的，比如一个IP在65nm的工艺制程下能用，可是到了55nm的时候就要换基于55nm工艺的IP了。富士通半导体解决了这个问题，凭借我们在模拟IP方面多年的技术积累，我们的65nm工艺IP可以直接用于55nm工艺中，这就极大地保护了客户投资。” 刘哲表示。“另外，从晶圆代工、IP授权、设计服务以及封装测试，富士通半导体强调的是一站式增值设计服务，可将客户的成本、风险、上市时间降至最低。”她补充道。

富士通半导体的上述两套全新55nm工艺是基于65nm技术而开发，可使客户保护以往的投资。其中CS250L是基于对现有65nm后端工艺而优化的全新标准单元、SRAM，可使整体功耗降低20%，芯片面积则节省15%左右。最大的特点是全套65nm IP不需要重新做移植，GDSII网表可以直接使用。图3展示了CS250L的关键优势。　　

图3：CS250L的关键优势。

以55nm工艺提供接近40nm的功耗

　　以55nm工艺提供接近40nm的功耗，同时还不会降低性能，理论上讲这似乎不太可能。不过富士通半导体和美国SuVolta公司合作开发的新制程CS250S使得“Half the POWER，All the Performance”变成现实。

　　过去，虽然芯片的工艺制程技术一直在飞速进步，不过自从进入0.18微米(180nm)时代，CPU核心电压降至1.xV级别后，即使是目前实际生产用最新的28nm制程也只能使核心电压维持在1V左右。“高”电压带来的功耗问题也使移动计算方面处处受限，目前智能手机、平板电脑等最大的问题之一就是功耗和续航。而芯片电压之所以无法突破1V的重要原因之一就是低压无法驱动内部的SRAM模块。

　　使电压阈值下降至0.4V左右。DDCTM晶体管制造的嵌入式576Kb SRAM模块最低可在0.425V电压下工作，相比目前常用SRAM最低0.7V左右的工作电压减少了40%左右。相对于效果类似的ETSOI和Tri-Gate制程，富士通半导体的这种技术更加简便易行。富士通半导体应客户要求将低功耗特性全面导入对应的产品中，对于逐渐SoC化的移动处理器来说这绝对是个好消息。

　　图6显示了576k SRAM宏模块在不同电压下的良率。良率由所有比特都通过的宏模块数目计算而得。　　

图4：576k SRAM宏模块在不同电压下的良率。