富士通半导体交付55nm创新方案

　　CS250S是一项革命性的创新技术，通过全新设计的DDCTM(Deeply Depleted Channel™) 晶体管技术，可以将现有65nm的功耗降低到原来的一半，而性能不受到任何影响，同时可很好地改善工艺生产造成的功耗波动。

　　如下图5所示，在fast corner的最坏情况下，采用CS250S(55nm)的工艺制程其静态功耗和动态功耗均比采用65nm工艺制程降低50%，而且fast corner和slow corner更加集中，对于封装热阻的考虑变得更加收敛。　　

图5： 富士通半导体最新55nm工艺CS250S功耗比65nm降低一半。

完整、经过验证的一站式IP平台

　　前文曾指出，SoC的成功除了选择合适的工艺制程外，有竞争力的IP也是关键。客户的SoC中要用到各种不同的IP，尤其当遇到与工艺制程相绑定的模拟IP的时候，选择就不是那么的灵活，而富士通半导体完整的，经过验证的低功耗模拟IP，可以为SoC设计带来福音。

　　早在上世纪90年代，富士通半导体就在中国大陆开始推广ASIC方案和设计服务，最初客户以通讯和网络IC公司为主。2006年，该公司又在中国开始推广其日本代工厂的COT服务，以便为中国客户提供90nm和65nm工艺的ASIC设计、IP、晶圆代工等多元化的服务，很多应用如卫星电视、CMMB等消费类应用芯片都是在富士通日本晶圆厂投片生产的(40nm以下设计是转由台积电代工)。从2008年开始起， 他们中国客户中消费类电子IC厂商的比重逐年升高。

　　安佛英明在演讲中指出：“上市时间是消费类终端芯片产品取得成功的最重要因素，而迅速地整合IP资源是达到这一诉求的关键。富士通半导体提供非常完整的针对这类应用芯片的解决方案，提供诸如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA、电源管理等诸多经过严格评估和量产验证的IP。而这些IP大部分都是富士通内部开发的，如此省去了客户为寻找各个IP而去和不同IP供应商谈判的时间。从芯片的风险角度来讲，一旦芯片出现IP的质量问题，客户也无需为此而在各个IP供应商之间周旋。从成本角度，富士通半导体所提供的打包IP方案也会帮助节省客户初期的IP 投入。”　　

图6：富士通半导体可提供完整、经过制造验证的高品质IP