基于FPGA的跳扩频信号发送系统设计
2．1．2 NCO模块设计
数控振荡器NCO可以在高时钟频率下通过相位累加来实现，相当于一个给定频率发生器产生一个理想的正弦或余弦波样本。NCO的输出频率可表示为：
其中，Bθ(n)表示查找表地址的位数，△0表示采样周期相位增量，fclk是系统时钟。
该NCO的设计是在FPGA中采用查表法来实现，它主要由地址累加器和储存正弦值的ROM表组成。系统时钟clk输入按关键字的步长累加相位地址，读出对应ROM中的幅度值。查找表的存储调用了ALTERA公司提供的波形数据存储器LPM_ROM文件来实现。LPM_ROM是在Quartus II8．0中
使用Mega Winzard Plug-In Manager来创建定制的。在创建的同时对其参数进行初始化设置，使Quartus II8．O编译器自动地在EP2C8Q208C8芯片中的EAB中实现ROM函数的合适部分。设计使用了22个逻辑单元，小于1％，节省了硬件资源。
2．1．3 DQPSK的顶层设计及仿真
DQPSK顶层模块主要由3部分组成：差分串并转换、成形滤波和正交调制。DQPSK调制仿真结果如图4所示。本文引用地址：//m.amcfsurvey.com/article/191295.htm
2．2 DA电路设计
HI5741是Harris公司生产的电流型14位D／A转换器，+5 V和-5．2 V操作，最高转换速率可达100 MHz，输出信号为TTL／CMOS电平。转换器提供20．48 mA的满量程输出电流并且包含一个输出数据寄存器和带隙电压参考。低灵敏度干扰能量和优良的频域性能。由于HI5741采用了分离结构可以消除由于输入数据不对称引起毛刺的脉冲。硬件连接电路如图5所示。
2．3 跳频部分设计
2．3．1 DDS跳频码
DDS输出频率一般表达式
，式中k为频率码关键字，fc为时钟频率，而k由下式确定：
式中，A31，A30，…，A1，A0，对应于32位码值(0或1)。当A0=1，其他为0时，则输出频率最低，即分辨率：
。当A31=1，而A30，…，A1，A0，均为0时输出频率最高：
。在实际工程中，受到低通滤波器的限制，一般输出的频率foutmax≈40％fc。这时一周期只有两个取样点，根据Nyquist定理已达到抽样定理的最小允许值，A31=1，以下码值只能取0。
在108～155．975 MHz的带宽内，频率最小间隔大于2．5MHz，将规定的带宽分为16个跳频点，由于在实际应用中，还有一些点的杂散信号很大，而且离主频很近，无法去除。所以应该避免输出这些频点。这些频点为靠近fc／3、fc／4、fc／5、fc／6……的频点。跳频点数为16，并基于频率转换公式
计算所对应的32位码值。
评论