基于FPGA的跳扩频信号发送系统设计
2．3．4 滤波放大电路
针对相位舍位误差造成的杂散、幅度量化误差造成的杂散和DAC非理想特性造成的杂散等3个主要谐波干扰源。且考虑到滤波缓冲放大电路与已有的DDS的PCB板之间的电路的接口可能会带来较大的干扰，必须对AD9951输出频率进行滤波处理。椭圆型滤波器在通带内和阻带内都有等波纹的起伏，比巴特沃斯和切比雪夫有更陡的下降梯度，过渡带陡峭，在相同性能指标下，椭圆滤波器所需的阶数更小。设计借助Mult-isim 10．1高频电路仿真软件设计了9阶椭圆低通滤波电路，截至频率为160 MHz，通带内的衰减低于0.2 dB。本文引用地址：//m.amcfsurvey.com/article/191295.htm
3 软件设计
根据系统需求，采用QuartusⅡ8．0开发平台，使用VHDL语言编写FPGA器件执行程序，软件设计流程如图10所示。系统上电复位，等待MCU启动发送信号，各个模块配置完成，选择同步发送时钟，等待同步帧头发送，同步帧头以每秒钟400跳的速率发送10次，同步帧头发送完毕，选择正常数据发送时钟并向MCU产生中断，从MCU缓存中索取数据，MCU将数据传递给FPGA进行基带处理和中频调制。
MCU中断处理，MCU接收FPGA发出的中断信号，将迅速响应中断，并组织数据为一大帧，进行初级纠错处理后，存入缓存，以备FPGA从MCU缓存中取数据，保证了中频调制数据的连续性。
4 结束语
依据跳扩频通信信号的需求，设计了以FPGA和DDS为架构，用VHDL语言编程实现的跳扩频信号发送系统，该系统能以连续的4．8 Kb／s的速率、在108～155．975 MHz范围内宽间隔跳频发送数据。本设计的主要优点是采用了软件无线电技术，使用高速、高稳定性和高可靠性的集成芯片，体积小重量轻，性价比高。实验结果证明，该跳频信号发送系统可在其外部参数可控的情况下，稳定地传送全频段跳频信号，具有较高的应用价值。
评论