基于FPGA的跳扩频信号发送系统设计
2．3．2 跳频图案设计
跳频图案采用对偶宽间隔跳频序列，基于m序列，利用非连续抽头(L-G)模型，构造宽间隔跳频伪随机序列，自相关性能、互相关性能较高接近最佳跳频序列族，提高信号的抗干扰性。设计中基于L-G模型的非连续抽头模型，采用本原多项式
设计跳频序列，跳频码生成公式如下：
跳频序列由FPGA生成并按宽间隔对偶要求输出如图6所示。本文引用地址：//m.amcfsurvey.com/article/191295.htm
2．3．3 跳频硬件架构
跳频硬件电路核心是AD9951，硬件连接如图7所示。该芯片内置400MS／s时钟，内含14位DAC，相位、幅度可编程，有32位频率控制字、相位偏移字，可用串行I／O控制，采用1．8V电源供电，可4～20倍倍频，支持大多数数字输入中的5 V输入电平，可实现多片同步。通过送入设置，送入地址码和跳频码，实现信号的跳频产生。AD9951控制时序如图8所示。
评论