内建式抖动测量技术（中）

以边缘检测达到脉波吞噬效果

《图十三 (a)所提出之抖动放大电路；(b)边缘检测电路操作示意图》


因此本文将采用边缘检测（edge detection）之技术来达到脉波吞噬的效果，如图十三(a)所示。其主要包含两大方块：边缘检测器与脉波吞噬电路。首先，当待测讯号启动后，为了维持放大倍率，需先进行pulse remove的动作。以图十三(b)为例，SUT为待测讯号，EN为脉波吞噬电路所产生，E为经过处理后的待测讯号。其中脉波吞噬电路是由MUX所实现，其可藉由控制s脚位来选择EN讯号为SUT之/2、/4、/8、/16的结果。

此外EN接至边缘检测器的data input端，而SUT则接至clock input端。当EN为高电位时，SUT 正缘产生后会取样到Hi，因此讯号E马上pull Hi。若此时我们选择remove为/8时，如图十二Case3所示，EN讯号会维持4*TSUT的时间后转为低电位，因此当SUT下一个正缘产生后，其会取样到Low，促使讯号E pull down。

由图中可以看出，讯号SUT经转换后成功remove掉3.5（=4-0.5）个cycles，且SUT讯号只经过一颗ED。如此一来将可拉长stable region，维持放大倍率，并也不会因为让待测讯号路径太长而改变原先之抖动量。因此利用上述所提出抖动放大技术搭配脉波吞噬观念之单撷取量测法，将可在任何频段下线性放大待测时脉抖动，以利后段时间-数位转换电路之抖动量解析，并解决其因制程限制所造成准确度不足的问题。


时间-数位转换电路（Time-to-Digital Converter；TDC）

《图十四 所提出之时间-数位转换电路》


在本文中我们提出新的时间-数位转换电路，这是因为传统时间-数位转换电路基本上皆是使用多级缓冲器或是延迟单元来产生多相位讯号，然后藉由取样来得到数位码。然而以目前0.13-um的制程来说，其所能产生的最小缓冲延迟约为25-ps左右；亦即以整个系统来看，其能测试的最高解析度也等于25-ps，此规格在现今高速应用中已无法满足测试需求。

有鉴于此，我们将利用多工式振荡器搭配相位内插法，来实现一较高解析度之时间-数位转换电路。如图十四所示。其主要包含了一组多工式振荡器（Muxed oscillator）、相位内插电路（Phase Interpolator；PI）以及取样编码电路，当中多工式振荡器是用来产生多相位之参考讯号。相较传统使用open loop delay chain，close loop因有回授机制，所以会具有较准确的单位延迟时间，且较不易受到制程漂移之影响。另外因为是使用振荡原理来产生相位，所以可藉由测试振荡频推算出单位延迟时间，接着若再搭配使用内插电路技术，将可大幅提升测试解析度。

《图十五 多工式振荡器之电路架构图》


多工式振荡器是时间-数位转换电路中最为重要的电路，因为其必需依待测讯号的上升缘，来振荡出用来被取样之多相位高速讯号。如图十五所示，由两个多工器、四级延迟单元以及重置电路所组成。其称为多工式振荡器是因为此电路具有两种操作模式，分别为振荡模式（oscillating mode）与闩锁模式（latching mode），模式之切换则由重置电路来决定。

相关操作原理如下。当待测讯号正缘产生时，重置电路会输出EN为低电路，此时多工器选择到0。以图十五所示，此时回路可视为一差动振荡器，持续稳定提供多相位之高速参考讯号。然而通常于各系统中抖动量皆不会超越半个周期，也就是（1/2）xUI，所以其实每个周期内的抖动测试皆会于半个周期内结束，因此只需于待测电路的半个周期里产生出待取样讯号。换句话说就是只需让多工式振荡器工作半个周期后即可关闭。

因此当待测讯号负边缘一产生，重置电路会强制EN为高电位，此时多工器将由1的路径输出，也就是切换至闩锁模式。由图中可看出，此时整体振荡回路已被切断，输入即为待测讯号，各延迟单元的输出不是待测讯号的延迟、就是待测讯号的反向延迟，直至正边缘又产生后，才会恢复振荡模式以利抖动之测试。

传统时间-数位转换电路设计上，通常会受到制程所能产生的最小闸延迟所限定。为了克服此问题，我们采用了常见的相位内插电路，来产生小于一个延迟单元可提供的延迟时间。相位内插电路的直觉想法是希望能够在两个相邻相位的信号之间产生一个新的信号，而其相位会介于这两相邻相位信号间，进而达到提供更高相位解析度的信号 [10]。

小结

以上我们介绍内建抖动测试想法与架构，主要是想藉由放大输入抖动量来解决传统测试法无法测试低抖动量的问题，并搭配上多工式振荡之时间-数位转换电路，来提升整体系统解析度。此外也依电路操作特性提出一脉波吞噬电路，使得此测试系统将可于各频段进行自我测试，将不会因操作速度而影响测试品质。接着下一章节中，我们将利用HSpice来验证所提出之方法与架构。