高速串行总线——一致性测试方案

使用差分探头进行信号探测

真正的差分探头具有低的损耗、良好的信号保真度。图4描述了在接收端芯片处使用差分探头测试的例子。

图4：在接收端使用差分探头探测信号图

真正的差分测试不像伪差分测试，仅需要一个示波器通道，无需对波形使用数学运算。这样可以更好的利用示波器多通道、高采样率的优势，同时测试更多的差分信号。有利于高速串行信号多通道测试。

使用SMA真差分探头

对于一致性测试点定义在连接器或是夹具端面的串行标准而言，探头输入端是SMA接口的差分探头是最理想的信号探测方法。探头的两个SMA输入端提供了100欧姆的差分端接，并且提供用户可调节的端接电压，端接电压可以根据不同的信号类型而选择。如果信号发送端驱动100欧姆的负载，共模的连接器可以开路。图5描述了在连接器端或夹具端使用真差分SMA 探头的情况。

图5：使用SMA差分探头连接在夹具上进行信号探测

测试夹具

测试夹具对信号的影响会随着信号速率上升而变大。因此对高速串行系统进行一致性测试必须使用经过认证的合格的夹具。可能对于3Gbps的SATA信号而言，很多夹具的影响可以忽略不计，然而对于速率更快的PCIE和HDMI，夹具的影响非常的大，必须要重新设计现有的夹具系统。

对于某些应用，低成本的FR4板材已经不在适用于第二代和第三代串行总线的设计了，因为FR4在高频情况下表现出更多的损耗、反射和延时，进而不得不采用更昂贵更好的介质材料。

测试码型产生

每一种串行标准都指定了作用在DUT一致性测试中的“黄金”测试码型。这些指定的码型是全面测试DUT以达到预期效果的关键。

例如PCI Express，信号发送端和接收端产生自己的测试码型。而其他的一些标准采用了更复杂的对信号处理的方式。

如果需要外部产生测试码型信号，那么测试仪器必须按照规范定义，产生频率、幅度等完全一致的测试信号激励DUT。可编程信号源包括：

●定时数据发生器提供标准的测试信号，例如TS1和TS2训练信号或伪随机码流(PRBS)

●任意波形发生其(AWG)提供任意的数据码型以及真实环境中的各种干扰，如噪声、抖动、延时等

●抖动产生源用与改变测试码型数据的抖动以进行压力测试

●全新的多合一的信号发生器简化了模拟波形、数据码型产生，可以更加方便的调节信号源调制方案

通过测试仪器之间的互联，如示波器、逻辑分析仪和主控机等，实现自动的测试，可以更加准确的完成一致性测试。AWG可以通过Matlab可自定义的波形数据，以及对示波器所捕获数据的回放功能，可以加速测试的进程。

接收端灵敏度测试

虽然接收端位于各种各样传输路径的末端，但也必须要满足不同信号发射端、不同传输路径的兼容性测试。为了保证兼容性，接收端芯片内部，特别是CDR(时钟恢复)和解串行部分，在特定恶劣的场合下必须能够正常的工作。CDR必须能对带有抖动和噪声的信号进行时钟的提取。同样，解串行器必须按照规范要求容忍一定量的抖动、噪声和通道间的时间延迟。

测试过程

改变幅度、斜率和过零点电压，增加抖动和噪声

图6：PCI Express接收端测试环境

图6描述了单通道PCI Express接收端测试的组成。根据不同的标准，具体的测试参数、过程和容限值都有所不同，基本的测试方法描述如下：

●设置DUT进入环回(loopback)模式，用逻辑分析仪、示波器、串行总线协议分析仪或误帧检测仪监控数据发送端信号是否与测试码 型一致。

●在数据流中插入“黄金”测试码型

●改变幅度已确保接收端能准确的识别1和0

●改变差分对的时间偏差用以检验能否容忍真实电路环境中的信号延时

●插入抖动确保CDR的PLL能够跟踪输入信号