智能手机省电秘诀：看如何从设计源头来降低功耗

　　技术壁垒较高的是低电压化。虽然半导体芯片截至90nm工艺一直在随着微细化顺利降低电压，但之后SRAM的误动作成为瓶颈，低电压化越来越难以实现。目前的便携终端用处理器的标准电压只降到1.0～1.1V左右，最小驱动电压降到0.8～0.9V左右。因此需要从根本上改进电路技术。

　　推进这类研究的是美国英特尔。该公司试制出了电力效率在阈值电压附近最高的x86处理器“Claremont”。这是通过开发能以0.28V的极低电源电压正常运行的电路群来实现的。以接近阈值电压的0.45V电源电压运行时，工作频率为60MHz，电力效率最大为5830MIPS/W（整体耗电量为10mW）。以1.2V运行时，工作频率最大为915MHz，电力效率为1240MIPS/W（整体耗电量为737mW）。

　漏电功率对策也在推进

　　要想提高电力效率，还必须削减漏电功率。韩国三星电子在“Exynos”处理器上采用32nm工艺制造技术时，导入了high-k栅极绝缘膜/金属栅极（即HKMG）。

　　与32nm工艺中未导入HKMG时相比，栅极漏电流降至约1/100，整体漏电流降至约1/10。另外，三星电子还首次采用了基板偏压技术*。目的是根据裸片上的漏电功率和性能的监控信息，减小制造偏差造成的性能下降和漏电功率。

　　*基板偏压技术＝在硅基板上加载偏压以动态控制阈值电压的技术。通过加载负电压提高阈值电压以暂时抑制漏电流的后基板偏压，或者通过加载正电压降低阈值电压以暂时提高速度的前基板偏压。

　　为尽量削减正常处理时无需消耗的电力，而实施的对策是根据负荷改变工作频率和电压的DVFS*，以及以电路块为单位的电源切断和时钟切断操作。处理器本来就导入了以动态控制电力为目的的技术。通过将这些技术用于细微之处，使负荷和耗电量走势基本上呈现同样的曲线走势。

　　*DVFS（dynamic voltage and frequency scaling）＝在LSI中，通过根据处理负荷等动态控制电源电压和工作频率，从而削减耗电量的方法。以LSI根据软件指示变更设定的形态运行。

　　从细微之处入手，瑞萨移动的做法可谓典型。该公司的母公司瑞萨电子在用于传统手机的应用处理及基带处理整合型处理器“SH-Mobile G”系列中，将DVFS应用到了CPU内核中，并对电源域和时钟系统进行了细分化。

　　而瑞萨移动面向智能手机开发的“MP5232”则对CPU内核的工作频率设定以及电源域和时钟系统则进行了更加细致的划分（图7）。“由于必须配置电源开关，因此并不是只要细分就完事了。我们设想了智能手机的使用情况，找到了最佳划分点”（瑞萨移动移动多媒体事业本部SoC事业部事业部长服部俊洋）。

　　图7：根据利用情况对电力进行极其细微的控制

　　瑞萨移动面向智能手机开发的“MP5232”与用于传统手机的处理器相比，可以根据利用情况对电力进行极其细微的控制。CPU内核的工作频率设定、电源域的数量以及时钟系统的数量均大幅增加。　　对每个CPU内核控制频率

　　美国高通的“Snapdragon”系列采用根据多个CPU内核进行DVFS的方式。向一个内核施加较大负荷时，如果其他内核的负荷较小，则会削减负载较小的内核的工作频率（图8）。其他半导体厂商则采用对内核群统一进行DVFS的方法，即根据处理负荷统一改变多个CPU内核的工作频率。

　　图8：按照多个CPU内核进行DVFS

　　高通在“Snapdragon”系列的多核产品中，按照各CPU内核进行了动态控制电压和频率的DVFS。通过向各CPU内核供给其他系统的电力和时钟，提高了对处理负荷的追随性。

　　按内核进行DVFS的方法存在电源电路部件增加的问题，不过“该方式能防止当单线程的处理负荷较大时，其他内核以不必要的高频率运行状态，我们判断这样做的优势更大一些”（高通日本CDMA技术营销及业务开发统括部长须永顺子）。除了双核产品外，四核产品也采用相同的方式。

　　DVFS和电源切断的彻底实施在基带处理LSI方面也得到了推进。尤其是“在整合型处理器中，基带处理部也容易细微地控制电力”（高通日本的须永）。不仅是成本和安装面积，耗电量也可能成为选择整合型处理器的理由。

适当使用效率各异的CPU

　　今后，处理器将导入的新低耗电量化举措之一是电路的“混合”化。在智能手机中，“所要求的处理动态范围比传统手机大幅扩大。今后还会进一步扩大”（瑞萨移动的服部）。在处理负荷非常小时和非常大时区分使用最佳电力效率的电路——这类对策将得到推进。

　　混合化从耗电量尤其大的CPU部分开始。最先得到应用的是美国英伟达在“Tegra 3”中采用的“4-PLUS-1”技术。这是在同一枚裸片上混载采用LP（低电力）工艺的低电力CPU内核和采用G（普通）工艺的主CPU内核群的做法，可根据负荷切换使用（图9）。CPU内核采用相同的微架构。

　　图9：利用不同的制造工艺安装

　　区分使用CPU的英伟达在“Tegra3”中导入了可以区分使用以低电力工艺制造的CPU内核以及以普通工艺制造的CPU内核的“4-PLUS-1”技术。为了不使切换点附近频繁发生切换，采取了预防措施。

　　“从决定切换到完成切换所需时间不到2ms，用户应该注意不到”（英伟达日本技术营销工程师Steven Zhang）。不过，如果负荷刚好在切换边界附近变化，可能会频繁进行切换处理，因此配备了在重复