IC业在拐点生存

　　另一方面，算法的复杂性需要更复杂的硬件来支持。这也是为什么FPGA和所有的基站正在制作带有许多并行结构的复杂算法。为了确保创造力，Synplicity正在进入把高级概念变成应用硬件的进程，但这种进程比验证技术的改进要慢。

　　Synplicity已经发布了新型ESL综合工具。Synplicity不试图解决所有的问题，而是集中在DSP上。

“美国电子高峰会议”的听众主要是亚洲、欧洲和美国的电子新闻媒体

拐点挑战之二：半导体业联合

　　ESL处于IC设计与研究层面上，制造处于IC产业链的末端。新加坡Chartered(特许)半导体制造公司设计实现联盟副总裁Walter Ng探讨了芯片工厂如何在拐点生存并繁荣的问题。他认为，对于制造而言，在设计中所涉及的首要问题是功耗。Chartered正越来越多地投入到对45nm、32nm或更小特征尺寸的芯片设计中。在设计流程中尽早解决诸如功耗等问题是十分有益的。

　　ESL是一个功能强大的工具。本讨论会的一个前提是，如果50％的ESL设计是针对FPGA的，而少于10％的ESL设计是针对SoC的，这将意谓着什么呢？Walter认为从代工厂角度讲，即使这种假设变为现实，那也不是代工厂要担心的事。在FPGA及其它可编程控制器件中，传统的设计方式仍然是被常规采用的方式。Chartered相信如果其中任何一款设计变为现实的话，都可能会做SoC，然后进入到代工厂。如此说来，即便是FPGA供应商也会倾向于通过纯粹的芯片代工厂来制造产品。因此，处于末端的芯片代工厂的前景十分看好，因为同样能享受到ESL在高质量设计中所体现的价值。

　　就DFM而言，将会改变半导体市场的格局。DFM也是当今制造业中的众多重大挑战之一。对于像Chartered 这样传统的纯粹代工厂而言，实现45nm、32nm或22nm甚至更小的芯片的DFM并不容易。原因很简单，代工厂的核心任务是制造而不是设计。所以代工厂做的可制造设计可能并不切合实际。据说许多大型芯片代工厂都放弃了对加工工艺的开发。这种技术开发具有很大的挑战性。原因在于其复杂性及成本。现如今，先进技术的应用成本越来越高，DFM及像缩放技术(scaling)等的创新都变得越来越困难。对任何一家单一的公司而言，要通过各种手段实现先进技术、进行创新及向类似DFM的问题发起挑战都是非常困难的。

　　不过，我们也需要为这些问题提供一个成本合理的解决方案。在工艺技术方面，这些挑战正在逐步升级。我们正在为技术创新寻找一个可伸缩的模型。技术开发方面的挑战已不仅仅只是缩放，还有真正的技术创新。我们面临的挑战是提供消费者设计基础设施，它与工艺技术相伴相随，这很难做到。随着工艺技术不断进步，EDA工具也要跟上步伐。先进技术对于EDA和其它优良工具在建模方面提出了更大的挑战。在系统市场结构中，我们看到许多处在前沿的客户正在进行自我分化。作为支持工具的ESL起到了关键的作用。我们现在所见到的许多物理设计，说句不好听的话，更像是半成品或未加工的原材料。解决这个问题的关键是电路设计师。尽管许多行业是由数字技术所驱动的，但用户设计也不能忽视，诸如定制数字处理器，还有混合信号技术，因为通信仍然依赖于许多混合信号技术。将所有这一切放在一个地方完成，这对于任何一家独立的公司来说都是非常困难的。这些问题驱使Chartered在5年前开始与IBM合作，成立了合作发展联盟。在此联盟中有Chartered、IBM、Samsung、Infineon、Freescale、STMicro，以及新加盟的Toshiba。所有这些公司正在合作开发32nm技术。联盟成员分摊费用，用各种优秀的技术人员来解决那些难题，为工艺技术及设计基础设施制定解决方案。不仅是工艺技术及设计基础设施方面的力量得以增加，制造能力同样得以增加。对于GDSII的制造来说，堪称首例。相同的GDS II不需要重新设计，就可以同时在三个处在不同地区的制造厂中制造，制造商可以是Chartered、IBM或Samsung(图1)。对于第三方、IP和生态环境所提出的挑战，合作也是一个解决方案，它可以在这些领域加快效率。因此我们认为，在当今半导体业中利用拐点的最好方式是多方联合。

图1 共同的制造平台