新闻中心

EEPW首页>嵌入式系统>设计应用> SHARC处理器的起源和演进

SHARC处理器的起源和演进

作者:Paul Wheeler GP-DSP部日本区域总监 时间:2009-09-25 来源:电子产品世界 收藏

  1. 引言

本文引用地址://m.amcfsurvey.com/article/98491.htm

  说到要求超高性能的前沿应用,就不得不提起公司的。随着更高动态范围、更高性能和更低成本等市场压力的与日俱增,各种应用对浮点的需求也在不断增加。本文将介绍第一款背后的历史,并讨论其架构的创新,这使得这款处理器在18年的数字信号处理历史中一直处于领先的地位。

  2.处理器的历史——第一步

  “SHARC”是超级哈佛架构(Super Harvard ARChitecture)的缩写,是公司为他们的浮点处理器起的名字。SHARC处理器在标准哈佛架构基础上作了改进,不仅方便了PM(程序存储器)总线上的数据传送,并通过增加一个指令缓存优化了基于紧密循环的计算过程的吞吐性能。改进后的架构能够同时存取数据和系数,并同时从指令缓存执行所选的指令,从而高效地实现了处理器的三总线操作模式。

  大家知道,SHARC处理器最早起源于ADSP-21020。这个浮点单指令单数据(SISD)DSP实际上是一个不带嵌入式存储器或外设的独立计算内核。PM和DM(数据存储器)存储空间是通过连接到SRAM芯片的外部总线进行访问的,通过JTAG接口对处理器进行编程和调试。

  ADSP-21020可以在33MHz时钟频率下工作,执行单周期指令。ADSP-21020可以利用80位累加器完成32位或40位浮点和32位定点运算,是公司在1991年推向市场的突破性产品。这种内核技术是ADI公司对浮点性能和创新做出承诺的起始点。


上一页 1 2 3 4 5 6 7 8 9 10 下一页

关键词:ADISHARC处理器

评论


相关推荐

技术专区

关闭