首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> ultraflex

降低时间成本提升良率 泰瑞达为半导体测试提速

  • 芯片测试贯穿于半导体研发到量产的全部过程,是半导体制造无法绕开的一环。虽然近些年半导体工艺的演进速度放缓,但因为制造工艺的精细和芯片内部结构的复杂,使得测试和验证的复杂程度大幅提升。 新工艺,新挑战 随着制作工艺越来越先进,芯片上的晶体管集成度也越来越高。为数量暴增的晶体管进行测试势必会造成芯片测试时间的增加。另外,模拟和射频芯片测试过程中模拟测试占比重较大,且在测试之前需在内部进行trim调整,这样会带来额外的测试时间,测试时间的增加,就意味着更高的测试成本。Wafer yield也是先进工艺带来的一个
  • 关键字:泰瑞达半导体测试UltraFLEX
共1条 1/11

ultraflex介绍

您好,目前还没有人创建词条ultraflex!
欢迎您创建该词条,阐述对ultraflex的理解,并与今后在此搜索ultraflex的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473