- 由于目前大部分的数字电路中，要求时序控制时间已达到 psec 的范围。因此，在这些系统中，各种组件相互链接的导体不应再只被看作是一根简单的导线，而应将视之为呈现了高频效应的传输线。如果这些传输线没有经
- 关键字：数字电路设计串音分析高速
- 假设设计的某个时钟驱动了大量触发器，以至它们的峰值开关动作超过设计的总体功率预算。我们不希望测试逻辑去改变任何时钟，相反我们将设计分割成N个模块，各模块具有自己的扫描启动引脚，并且包含自己的扫描压缩逻辑和扫描链。(如图2所示)模块的数量和组成需要仔细选取，以便任何单个模块(包括具有大部分触发器的模块)的触发器开关速率不超过总功率预算。从这方面讲，可以认为分割将功率预算硬连(hardwire)进了设计。
- 关键字：ATPG数字电路设计SoCDFT
数字电路设计介绍
您好，目前还没有人创建词条数字电路设计!
欢迎您创建该词条，阐述对数字电路设计的理解，并与今后在此搜索数字电路设计的朋友们分享。
创建词条
关于我们-
广告服务-
企业会员服务-
网站地图-
联系我们-
征稿-
友情链接-
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
