首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> 时序签收

时序签收文章进入时序签收技术社区

Cadence推出Tempus时序签收解决方案

  •   为设计收敛和签收提供前所未有的性能和容量   Tempus?时序签收解决方案提供的性能比传统的时序分析解决方案提升了一个数量级。   可扩展性,能够对具有上亿个实例的设计进行全扁平化分析。   集成的签收精度的时序收敛环境利用创新的考虑物理layout的ECO技术,可以使设计闭合提前数周时间。   为简化和加速复杂IC的开发,Cadence 设计系统公司推出Tempus? 时序签收解决方案。这是一款新的静态时序分析与收敛工具,旨在帮助系统级芯片 (SoC) 开发者加速时序收敛,将芯片设计快速转
  • 关键字:CadenceTempus时序签收
共1条 1/11

时序签收介绍

您好,目前还没有人创建词条时序签收!
欢迎您创建该词条,阐述对时序签收的理解,并与今后在此搜索时序签收的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473