首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> 智原科技

智原科技文章进入智原科技技术社区

智原系统单芯片ASIC设计接量连续三年倍数增长

  • ASIC设计服务暨IP研发销售厂商智原科技9月18日发布其系统单芯片(SoC)设计案数量已连续三年倍增,其中以28纳米与40纳米工艺为主;相较于先进工艺,这两个工艺的进入商业门坎较低,相对应的IP布局完整且低风险,为客户提供更具竞争力的SoC成本优势。
  • 关键字:ASIC智原科技SoC

智原荣获ISO9001 Plus品质知识典范奖,高经营品质打造设计服务

  •   ASIC 设计服务暨 IP 研发销售领导厂商-智原科技(Faraday Technology, TAIEX: 3035)于日前获颁 ISO9001 Plus 典范奖项。ISO9001:2015是ISO 15年来最大改版,能成为首批获得SGS专业验证的厂商,是对智原在品质承诺、经营与职能发展表现上的高度肯定和最具体验证。   智原科技成立于1993年,累积20余年在 IP (矽智财)与 ASIC 设计服务的丰富经验,不但自主产出了3,000多支的 IP,更有2,000多个专案的成功量产经验,客户遍及台
  • 关键字:ASIC智原科技

智原科技采用Cadence数字实现与验证解决方案

  • 全球电子设计创新领先企业Cadence设计系统公司(NASDAQ: CDNS)日前宣布,位于台湾新竹的智原科技 (Faraday Technology Corp.) 通过采用Cadence®完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目开发,该项目是用于4G基站的3亿门芯片设计。
  • 关键字:Cadence智原科技SoC

智原科技采用Cadence数字实现与验证解决方案

  •   全球电子设计创新领先企业Cadence设计系统公司布,位于台湾新竹的智原科技 (Faraday Technology Corp.) 通过采用Cadence?完整的工具流程,已成功完成该公司最大型的SoC (系统单芯片) 项目开发,该项目是用于4G基站的3亿门芯片设计。通过在其分层式 (hierarchical) 设计流程中部署Cadence Encounter? 数字设计工具,智原科技的设计团队在短短的七个月内,就完成了这个复杂SoC从输入数据到流片的工作。   通过采用Encounter?数字
  • 关键字:智原科技Cadence
共4条 1/11

智原科技介绍

您好,目前还没有人创建词条智原科技!
欢迎您创建该词条,阐述对智原科技的理解,并与今后在此搜索智原科技的朋友们分享。 创建词条

热门主题

关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473