- 静态时序分析简称STA(Static Timming Analysis)，它提供了一种针对大规模门级电路进行时序验证的有效方法。它指需要更具电路网表的拓扑，就可以检查电路设计中所有路径的时序特性，测试电路的覆盖率理论上可以达到100%，从而保证时序验证的完备性;同时由于不需要测试向量，所以STA验证所需时间远小于门级仿真时间。但是，静态时序分析也有自己的弱点，它无法验证电路功能的正确性，所以这一点必须由RTL级的功能仿真来保证，门级网表功能的正确性可以用门级仿真技术，也可以用后面讲到的形式验证技术。值
- 关键字：fpgaasic静态时序
- 摘 要 在集成电路设计技术已进入第四代的今天，一个电子系统或分系统可以完全集成在一个芯片之上，即系统芯片（SO ...
- 关键字：片上系统静态时序
静态时序介绍
您好，目前还没有人创建词条静态时序!
欢迎您创建该词条，阐述对静态时序的理解，并与今后在此搜索静态时序的朋友们分享。
创建词条
关于我们-
广告服务-
企业会员服务-
网站地图-
联系我们-
征稿-
友情链接-
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
