非阻塞赋值文章进入非阻塞赋值技术社区
Verilog HDL基础知识4之阻塞赋值 & 非阻塞赋值
- 阻塞赋值语句串行块语句中的阻塞赋值语句按顺序执行，它不会阻塞其后并行块中语句的执行。阻塞赋值语句使用“=”作为赋值符。 例子 阻塞赋值语句 reg x, y, z; reg [15:0] reg_a, reg_b; integer count; // 所有行为语句必须放在 initial 或 always 块内部 initial begin x
- 关键字：FPGAverilog HDL阻塞赋值非阻塞赋值
| 共1条 1/11 |
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473