半导体制造：又逢更新换代时

　　基带处理器

　　规模最大的fabless企业高通资深副总裁兼通讯科技总经理Jim Clifford表示，高通借由领先业界的整合、兼具功耗及成本效益的产品，为客户带来“利用最少资源，获得更多效益”的重要优势，其关键在于与Foundny的紧密合作，现在更进一步延伸至低耗电、低漏电的28nm进行量产。28nm工艺密度可较前一代工艺高出一倍，让进行移动计算的半导体器件能在更低耗电下提供更多功能。高通与TSMC目前在28nm的合作包括HKMG高效能工艺技术以及SiON的低耗电高速工艺技术。此外，高通预计于2010年中投产首批 28nm产品。

　　出货量最大的Fabless企业—博通公司的运作和中央工程执行副总裁Neil Y. Kim认为：“我们有计划向下一代的制程技术转移。博通公司也正在研发下一代制程技术的设计平台，向先进制程参数转移的首要原因就是它可以提升性能、降低功耗、减小芯片尺寸，并且实现更高的集成度。我们的评估显示下一代先进制程可以提供上述所有好处。”对于博通而言，由于产品线相对比较广，因此Kim介绍，博通会根据市场需求进行不同产品的评估。大部分采用28/32nm制程技术的产品更具竞争力，根据市场需要博通已经做好准备迎接新制程技术的采用，28nm工艺可以为手机和其他应用提供更高的带宽和更低的能耗。此外，新工艺还将持续着力于实现更高程度的系统集成并推动融合。随着融合不断的推进，拥有更强大IP的公司可以更受益于新的制程技术。(由于设计的复杂性)产品研发的平均成本将会继续提升，他们会要求更多的资源、计算和存储。这就像是提高了入门成本，但是相信消费者也更快地意识到新工艺的好处。

　　未来：全代CPU和半代SoC?

　　按照摩尔定律的指引，多年来制程更新的尺寸都是前一代的0.7倍，随着存储器行业不断在PC的推动下快速成长，存储器逐渐超越CPU成为制程工艺的领导者，而存储颗粒的尺寸直接决定了存储器单位面积上的存储容量，这就让存储器厂商在如何缩减工艺尺寸上绞尽脑汁。于是，诞生了一个比标准工艺节点(全代工艺)更高密度的工艺，与其同属一代工艺而工艺尺寸只有全代的0.9。毫无疑问，这样的变化对Fab的改进不大，投入可以接受，却可以提供密度为全代工艺1.24倍的芯片，对客户来说，在成本支出不大的情况下可以让其产品更有性能竞争优势。对于这样的革新，某厂商赋予其一个带有些许感情色彩的称呼：半代!

　　随着所有Foundry齐齐转向28nm的“半代”工艺，半导体极有可能以制程分成两个阵营，对于需要紧跟制程革新脚步的应用芯片来说，芯片的种类将直接决定了采用的制程工艺，由于大部分选择了代工，SoC及更接近SoC的FPGA等将绝大部分以“半代”工艺出现，而CPU依然在Intel的坚守下停留在“全代”工艺。当然，还有些许疑问等待未来证实：拥有CPU生产订单的GF是否会同时兼顾全代和半代两个阵营，还是将AMD的CPU推进到半代工艺;Intel重兵出击的SoC产品，比如Atom处理器等低功耗芯片，是继续坚持Intel的全代工艺还是转向更主流的SoC半代工艺。

　　32nm的硝烟刚刚开始，22nm工艺的路线图也日渐清晰。旧金山秋季IDF 2009上，Intel总裁兼CEO Paul Otellini就展示了世界上第一块基于22nm工艺的晶圆，并宣布将于2011年下半年发布相应的处理器产品，开发代号Ivy Bridge。展示的测试晶圆采用22nm工艺结合第三代高K金属栅极(HK+MG)晶体管技术、193nm波长光刻设备制造而成，其上既有SRAM单元也有逻辑电路，并且切割出来的芯片已经可以实际工作，将成为Intel未来22nm处理器的基础。4月14日，TSMC蒋尚义博士谈到TSMC20nm工艺将比22nm工艺拥有更优异的栅密度以及芯片性价比，为先进技术芯片的设计人员提供了一个可靠、更具竞争优势的工艺平台。此外，20nm工艺预计于2012年下半开始导入生产。TSMC20nm工艺系在平面电晶体结构工艺(planar process)的基础上采用强化的高介电值/金属闸(HKMG)、创新的应变硅(strained silicon)与低电阻/超低介电值铜导线(low-resistance copper ultra-low-k interconnect)等技术。同时，在其他晶体管结构工艺方面，例如鳍式场效晶体管(FinFet)及高迁移率(high-mobility)元件，也展现了刷新记录的可行性(feasibility)指标结果。从技术层面来看，由于已经具备了创新微影技术以及必要的布局设计能力，TSMC因此决定直接导入20nm工艺。