YUV分离的两种FPGA实现

摘要：速度与面积的互换一直是基于FPGA设计中的一个不变的主题，在此介绍了两种YUV分离的FPGA的实现方式：基于面积的实现和基于速度的实现。前者仅用一片双口RAM串行，实现了YUV分离数据的输出；后者利用流水线的思想，基于两片双口RAM之间的乒乓操作，完成了模块的设计。通过Verilog HDL对两种方法进行了实现，并利用ModelSim完成了模块仿真。通过对比发现，二者各有优势：前者消耗硬件资源与面积较后者有很大改进；后者对提高整体系统实时性具有重大意义。因此，两种实现方式从两个角度为YUV的分离存储提供了可行的解决方案。
关键词：FPGA；YUV分离；双口RAM；流水线

0 引言
随着视频采集、压缩技术以及无线传输技术的飞速发展，基于FPGA的设计被广泛应用到各个领域，尤其在嵌入式系统。传统的视频技术解决方案(如采用CPLD+CPU的结构进行的设计)已经不能满足人们对于集成度与实时性的要求，而FPGA恰逢其时的出现，以其高度集成，并行处理和丰富的片上资源，同时随着FPGA自身性能的不断提高，各个FPGA厂商为视频处理提供了越来越多的高性能解决方案，使得FPGA在视频采集压缩以及无线传输领域的应用越来越广泛。
本文的研究是基于FPGA的实时视频无线传输系统的一部分。在进入视频压缩编码器之前，需要完成视频的采集，模／数转换，预处理，读／写SDRAM等操作，本文针对预处理过程中数字视频的分离存储进行了研究．即YUV的分离存储，并采用了两种方法实现了YUV的分离存储；一种是基于面积考虑的只用一片双端口存储器的实现；另外一种是基于速度考虑的用两片双端口处理器的实现。

1 基于FPGA的实时视频无线传输系统
本文的系统主要由视频采集、视频压缩、无线传输3大部分组成。系统结构如图1所示。在视频数据进入视频压缩编码器之前，视频需要经过CCD视频采集、TVP5146视频解码、有效数据抽取、预处理、SDRAM存储等操作。这些操作均属于视频采集前端系统。其中，CCD完成模拟视频的采集，TVP5146完成对输入模拟视频到数字视频的转换，而这里需要对TVP5146进行内部寄存器设置，设置通过I2C总线来完成。有效
数据抽取模块完成对有效视频数据的抽取，1帧视频数据由625行分属于奇偶场的视频组成，而系统所需要的是1帧视频的576行有效数据中的特定像素，而这个工作就是由有效视频抽取模块完成；预处理模块则是完成数字视频的串／并转换，即8位到16位的转换以及YUV的分离，这也是本文所做的工作，下面将做详细介绍；然后将视频存储在SDRAM中，实现了为H．264编码器提供稳定的视频流供压缩；3G模块将压缩模块
送出的视频流进行RTP封装，然后发送到远端接收系统。

本文所做的研究是基于YUV分离开展的，前面已经提过面积与速度是FPGA设计不变的主题。二者也是一对矛盾体，不可能同时兼顾，在系统设计中只能通过速度和面积的互换来使二者有机的统一起来。其中，基于面积的设计是利用一片双端口RAM，利用FPGA与SDRAM之间的频率差异来实现的，选定的FPGA的工作频率为48 MHz，SDRAM的工作频率为100 MHz，这样就实现了再一行视频数据的有效期完成对双端口RAM的写，然后利用一行视频数据的行消隐期，完成对双口RAM的读出操作，进而实现了YUV分离输出；而另一种实现是基于速度的实现，利用两片双端口RAM进行乒乓操作，完成了数据的无缝缓存和处理。本文通过Verilog实现了两种方法设计。通过对比仿真结果，均达到了预期结果。