基于FPGA的宽带数字信道化接收机的设计

实验一：输入信号频率为由信号源Agilent 83752A产生的正弦波，频率为720 MHz，幅度为-1 dBFS，采样频率为960MHz，从FPGA中导出采样数据作8 k点的FFT，得信号频谱如图8所示。

图8 A/D输出720MHZ信号频谱图

经计算得，信噪比RSN为47.5 dB，信号噪声失真比SINAD为46.3 dB，有效位数ENOB为7.4 bits，无杂散动态范围SFDR为59 dBc。

实验二：用Agilent的E4438C矢量信号发生器作为中频输入，输入载频为725 MHz，PRI=10μs，PW=2μs的脉冲信号测试结果如图9所示。图9中第一行表示输入信号经过LVDS降速后的输出波形，中间15行表示15个信道包络脉冲输出，倒数第二行表示有包络脉冲输出的那一路输出载频码，最后一行表示有包络脉冲输出的那一路输出的相位差码。

图9 输出界面

由以上的分析可知，载频为725 MHz信号应该出现在705～735 MHz的第9信道上，输出载频码为725-480=245，DSP写入校正编码使输出的相位差码为0。由图9可看出，只有第9信道有包络脉冲输出，输出载频码为245，输出的相位差码为0，这与理论结果一致。

实验三：用Agilent的E4438C矢量信号发生器作为中频输入，输入载频为725 MHz，PRI=10μs，PW=2μs的脉冲信号。用示波器同时采集输入中频脉冲信号和输出的信号包络脉冲，可得信号载频码和相位差码输出延迟时间，即整个系统延迟时间测试结果如图10所示。上边的一条线为输入的中频脉冲信号，下边的一条线为输出的信号包络脉冲，由图10可以看出系统延迟时间小于1.3μs，保证了系统的实时处理。

图10 系统延迟时间