首页 资讯 商机 下载 拆解 高校 招聘 杂志 会展 EETV 百科 问答 电路图 工程师手册 Datasheet 100例 活动中心 E周刊阅读 样片申请
EEPW首页>> 主题列表>> multi-pll

采用高性能时序帮助电路板设计人员工作

  •   大部分电路板设计人员知道时钟组件选择并不简单。好在设计并提供时序组件的大公司认识到客户面临的这一问题,提供工具支持设计人员迅速完成时钟树,并不要求设计人员是模拟设计PhD。让我们看一下目前选择并设计时钟组件所需要处理的某些问题,讨论完成每一项工作需要哪些帮助。在电路板设计流程中,时钟提供服务功能以满足体系结构构建模块的要求。在选择这些体系结构组件之前,还无法确定所有的时钟规范。注意,某些复杂的通信系统的确解决了体系结构的一些时序功能问题,例如,网络同步等。选择了体系结构单元后,电路板设计人员应注意电源
  • 关键字:电路板LEDIDTPLL

采用PLL技术的接收机射频前端的设计

  • 电子产品世界,为电子工程师提供全面的电子产品信息和行业解决方案,是电子工程师的技术中心和交流中心,是电子产品的市场中心,EEPW 20年的品牌历史,是电子工程师的网络家园
  • 关键字:PLL射频前端接收机LNA锁相环

STM32再学习——时钟初始化

  • STM32F系列微处理器,或者说是Cortex-M3内核的MCU内,都集成了一个叫PLL的东西。PLL就是锁相回路或锁相环(Phase Locked Loop),用来统一整合时脉讯号,使内存能正确的存取资料。PLL用于振荡器中的反馈技术,将外部的输入信号与内部的振荡信号同步,锁相环路的基本方框图如下图所示。一句话,PLL用来控制STM32F的时钟频率的。总而言之,STM32F系列MCU使用了这个东西,而我们在MCU上电之后,也就要对其正确的初始化,这样,我们才能得到我们需要的时钟配置。
  • 关键字:微处理器STM32FPLLMCU时钟

时钟电路-计算机的心脏

  • 所有的数字电路都需要依靠时钟信号来使组件的运作同步,每单位时间内电路可运作的次数取决于时钟的频率,因此时 ...
  • 关键字:可编程时钟时钟发生器PLL

一种基于PLL的P波段可控频率源

  • 摘要:介绍了一种P波段可控频率源的设计方案和相关理论,采用PLL即锁相技术实现P波段的频率产生,具有相位噪声低,杂散低的特点。利用单片机作为数据处理核心对锁相环的鉴相器进行置数和控制,实现了480~540MHz、步进为1MHz的可控频率输出。
  • 关键字:P波段可控频率源PLL鉴相器单片机201309

Mouser备货Analog Devices公司最高频率PLL

  • Mouser Electronics备货由Analog Devices推出的业界最高频率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代无线电设计的性能,同时大幅减少元件数量并降低系统成本。
  • 关键字:ADIMouserADF41020PLL

基于高电压电荷泵的PLL频率合成器设计

  • 锁相环(PLL)频率合成器中的电荷泵电压用于控制VCO的振荡频率。大多数PLL的电荷泵电压一般为5V或6V,因而电荷泵电压可控的VCO频率调谐范围和调谐精度都是有限的。ADI公司推出带高电压电荷泵的PLL频率合成器ADF4113HV
  • 关键字:合成器设计频率PLL电压电荷基于

与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合

  • 与石英晶体振荡器等效的频率稳定的1~399KHZ PLL合成振荡电路电路的功能如果要求振荡频率准确、稳定度好, ...
  • 关键字:石英晶体振荡器频率稳定PLL

基于PLL的时钟恢复设计方案

  • 不管是放到测试设置中,还是作为被测设备的一部分,时钟恢复都在进行准确的测试测量时发挥着重要作用。由于大多数千兆位通信系统都是同步系统,因此系统内部的数据都使用公共时钟定时。不管是沿着几英寸的电路板传送
  • 关键字:PLL时钟恢复设计方案

良好电源设计有利于提升锁相环性能

  • 摘要:锁相环是现代通信系统的基本构建模块,而电源噪声越来越影响锁相环性能。本文通过列举多种电源管理电路设计的新方法,解析不同的设计对锁相环性能产生的影响。
  • 关键字:VCOPLL201209

频谱分析仪的一些特别的用法总结

一种X波段频率合成器的设计方案

  • 在非相参雷达测试系统中,频率合成技术是其中的关键技术之一,它要求在一个很宽的频率范围内以快捷的速度,提供大...
  • 关键字:PLL低相位噪声环路滤波器

PLL时钟发生器XC25BS7简介

  • XC25BS7系列是内置分频,倍频电路,在整个频率范围内保持低消耗电流,具有超小型封装的PLL时钟发生器IC。输...
  • 关键字:PLL时钟发生器XC25BS7

采用CSMC工艺的零延时缓冲器的PLL设计

  • 1 引言  本文在传统锁相环结构的基础上进行改进,设计了一款用于多路输出时钟缓冲器中的锁相环,其主 要结构包括分频器、鉴频鉴相器(PFD)、电荷泵、环路滤波器和压控振荡器(VCO)。在鉴相器前采用预 分频结构减小时
  • 关键字:CSMCPLL工艺零延时

ADI推出业界性能最高的PLL频率合成器

  •   新款ADF4159上的鉴频鉴相器最高工作频率可达110MHz,功耗低于100mW;内置高分辨率25位小数N分频模数和片内FMCW斜坡发生功能   全球领先的高性能信号处理解决方案供应商ADI最近推出业界性能最高的ADF415913GHzPLL频率合成器。ADF4159实现了突破性的110MHz鉴频鉴相器工作频率,同时功耗低于100mW,仅为竞争解决方案的五分之一。此外,ADF4159包含25位固定模数和产生高线性斜坡曲线的片内功能,使其非常适合频率调制连续波(FMCW)雷达应用,包括汽车雷达系统、微
  • 关键字:ADI频率合成器PLL
共158条 5/11|‹«234567891011»
关于我们- 广告服务- 企业会员服务- 网站地图- 联系我们- 征稿- 友情链接- 手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
备案京ICP备12027778号-2 北京市公安局备案:1101082052 京公网安备11010802012473