交错操作模数转换器，实现更高的采样率

　　设计人员经常试图组合多个模数转换器 (ADC)，目的是提高有效采样率。尽管快闪转换器（仍然是最快的 ADC 体系结构）在高速制造工艺诞生之前就已经问世了，但工艺技术的种种限制使早期的快闪转换器局限于 10-20Msps 的范围。今天，我们拥有了一些允许以千兆赫兹速率采样的工艺速度和体系结构。（这类产品的一个例子就是美国国家半导体公司的 ADC081000，这是一种 8字节1Gbps 的 ADC）。

　　然而，由于各种工艺技术和架系结构技术给予了我们更高的速度，设计人员能够拥有如此快速产品这个事实促使人们向往更高的采样率。为了获得这些更高的采样率，设计人员有时试图使用二至四个 ADC 元器件并组合其输出。让我们来检验这是否可行，以及可能会遇到的问题。

　　高速 ADC 一般是在一个时钟边沿对输入信号进行采样：或者是上升沿，或者是下降沿。这意味着每个时钟周期有一个样本，而 ADC 采样率就等于 ADC 的时钟速率。为了在称作“交错操作”的过程中组合两个 ADC 的输出，需要在时钟信号的两个边沿都进行采样，意味着提供给一个 ADC 的时钟信号必须与提供给另一个 ADC 的时钟信号呈 180