新闻中心

EEPW首页>EDA/PCB>业界动态> 台积电40nm制程良率再遇麻烦,一度降至40%

台积电40nm制程良率再遇麻烦,一度降至40%

作者: 时间:2009-11-02 来源:fudzilla 收藏

最近似乎又遇到了麻烦,据公司的主席张忠谋称,10月初开始该公司制程的良率降至40%左右,公司计划于年底前解决 这次良率下降的问题。由于这次良率下降事件发生的时间段与AMD HD5800/5700系列以及Nvidia Fermi架构显卡上市热卖的时间段重合,因此预计市场上的有关显卡产品的供货可能会受到一定的影响。

本文引用地址://m.amcfsurvey.com/article/99432.htm

  近几个月以来有关的负面新闻一直不绝于耳,在7月份的2009股东会议上,台积电主席张忠谋曾透露称其40nm制程的良率相比二季度已经有较大的提升,他还透露今年二季度,台积电的40nm只有20-30%左右。

  在最近举行的10月份股东会议上,台积电CFO Lora Ho表示:“由于市场对40nm/65nm制程技术的强劲需求,台积电2009年的资本性支出进一步增加到27亿美元左右。”今年第四季度,台积电在制造设备方面的投资额将达到13.4亿美元左右,比上一季度的9.71亿美元和二季度的2.24亿美元均有增长。



评论


相关推荐

技术专区

关闭