65nm工艺：台积电宣布工艺和制造展望

台湾的半导体厂台积电在San Jose开的会议上宣传他们的65nm工艺，说第一块晶元会在今年11月份生产出来。

台积电说FPGA厂商Altera和其他一些客户已经提出了65nm的设计和原型，这些设计方案将在今年下半年提交给台积电。他们称65nm工艺比之90nm用在在SOC上面可以提高两倍的器件密度。

台积电的第一代65nm技术叫Nexsys，将在11月份开始生产，它对低功耗进行了优化，在2006年将有另一个高速的技术，到2006年年底将出现一般的65nm工艺。2007年还将推出一个SOI版本和一个超高速版本。据说Nexsys比90nm工艺提高50%速度，降低20%功耗。65nm工艺将包含strained silicon和nickel silicide，并且是台积电的第三代low-k工艺，第四代铜互连工艺。而且可能是台积电第一代使用immersion lithography的工艺。

另外有消息说台积电正在进行80nm的过渡工艺，这是对90nm的改进，并且有普通的，高速的，低功耗的等版本。之前台积电也有对130nm的改进，即110nm工艺。还有关于台积电45nm工艺的消息，说在2008年会出现这样的工艺。45nm工艺将使用铜互连，ultra low-k和immersion lithography。发言人认为high-k技术在45nm工艺上还不能使用。

台积电说他们在2004年的成绩是全球第二大半导体厂商，落后于Intel，不过领先于三星。台积电的消息真多，他们在开一个会议。从这些消息可以看出工艺的大致发展路线图。