图3.23所示的电路，是一个16进制的反相器，用于产生30~160NS的延迟。每一级的延迟时间是5~35NS，具体数值由可变电阻的值决定。每一级的延迟时间不应该超过时钟周期的12%，以保重稳定工作。通过调整延迟级数（2或4）并
关键字：时钟 简单电路 相位调整
FPGA DCM时钟管理单元简介及原理,DCM概述
关键字：简介 原理 单元 管理 DCM 时钟 FPGA
Ad hoc网络是一种特殊的无线移动通信系统，具有无中心、多跳等特点。结合无线传感器网络时钟同步协议RBS、TPSN和有线网络DOCSIS协议，提出了一种适合Ad hoc网络的时钟同步协议。先在Ad hoc网络上建立具有层次性的全网络结构后，以发送广播时钟同步信号的方式实现全网络节点的时钟相对同步，并通过周期性和突发性的双向测距实现和维护主从时钟节点之间精确的时间同步，以满足实际应用的要求。仿真实验表明，该时钟同步协议能满足不同时钟同步精度要求下的Ad hoc网络应用，具有低功耗和高可靠性的特点。
关键字：时钟 同步 协议 测距 网络 Ad hoc 基于 通信协议
Analog Devices Inc.，全球领先的高性能信号处理解决方案供应商和数据转换技术领先者，最近推出两款时钟产品 AD9553和 ADCLK944。这些产品用于完整时序信号链中时，可提高同步光纤网络和无线基站的性能，并降低编程和设计复杂度。 时钟发生器 AD9553适合 GPON、SONET/SDH OC-48(同步光纤网络/同步数字体系)、测试和测量、数据采集、以太网、光纤通道、T1/E1、广播视频及其它无线和有线通信应用的低成本时钟转换需求。 ADCLK944旨在改善无线基站中
关键字：ADI 时钟 数据转换 AD9553 ADCLK944
基于开源思想与SOPC技术，采用32位开源软核处理器OR1200和开源软核DDS，在FPGA上实现了频率、相位可预置并且可调的3路正弦波信号发生器专用芯片的设计。该专用芯片基于OR1200固化专用程序实现，通过UART传输控制数据，可同时控制3路正弦波的产生，其频率范围为1 Hz~100 MHz，步进频率为1 Hz，相位范围为0°~359°。设计方案在DE2-70开发板上进行了实际验证，证明了设计的正确性和可行性。
关键字：FPGA 多路 正弦波信号 发生器
矩形脉冲发生器和方波的区别在于，方波的高电平和低电平所占时间相等（即占空比为50%），而矩形脉冲则不等。图5.3-35是一个占空比可调的矩形脉冲发生器电路及其工作波形，其工作原理方波发生器见图5.3-34，。该电路利
关键字：矩形脉冲 发生器
给出异步FIFO电路在高速数据采集系统中的应用，由FPGA生成独立时钟域的FIFO缓存器，采用FIFO的可编程设置参数启动数据传输，根据读写时钟频率异同的传输要求和FIFO的特性，采用一套控制电路，解决了可变速率数据缓存和固定时钟传输的问题。
关键字：FIFO FPGA 时钟 201004
摘要：为避免电路系统在上电或断电后出现计时不准确的异常状况，提出采用高精度时钟芯片DS3231的解决方案。介绍DS3231的特点、工作原理以及引脚功能，设计其与微控制器进行通信时的软件、硬件接口，并给出相应的原理
关键字：接口 设计 时钟 高精度 DS3231 基于
高速串行接口设计的高效时钟解决方案,数字系统的设计师们面临着许多新的挑战，例如使用采用了串行器/解串器（SERDES）技术的高速串行接口来取代传统的并行总线架构。基于SERDES的设计增加了带宽，减少了信号数量，同时带来了诸如减少布线冲突、降低开关噪
关键字：时钟 解决方案 高效 设计 串行 接口 高速
为了测试和研究风电系统的低电压穿越能力，需要利用一种电压跌落发生器模拟电网规范中的各种电网故障。本文给出了一种新型的低成本电压跌落发生器，利用可控器件IGBT在调压器的原、副边之间切换来实现电压跌落，并控制电压跌落的类型、深度、持续时间和起止相位。
关键字：风力发电 电压 发生器
Maxim推出RTC (实时时钟)产品线的最新成员DS1341。该款RTC集成AGC (自动增益控制)电路，动态调节驱动电流，使器件正常工作时的电流损耗降至最低。此外，器件还支持高ESR晶体，为系统设计人员在晶体选择上提供了极大的灵活性。DS1341集节电和灵活的晶体选择特性于一体，非常适合用于医疗、销售终端机(POS)、汽车及便携设备。 器件的地址和数据可通过I²C串行接口访问，其它特性包括：两个定时闹钟、两路中断输出、一路可编程方波输出以及串行总线超时机制。时钟/日历提供秒、分钟、
关键字：Maxim 时钟 DS1341 RTC
摘要：讨论了应用移位寄存器在Ahera的FPGA芯片中实现线性和非线性伪随机序列的方法，该算法基于m序列本原多项式来获得线性m序列和非线性m子序列移位寄存器的反馈逻辑式。文中给出了以Altera的QuartusⅡ为开发平台，并
关键字：FPGA 伪随机序列 发生器
雷达回波发生器利用现代仿真技术生成蕴含雷达目标和环境信息的模拟雷达信号，用来对雷达系统进行性能测试和评估。根据通用性、灵活性要求，提出了一种基于DSP+FPGA的雷达回波发生器的设计方法；简要介绍了设计思想，详细阐述了系统的硬件组成和软件设计，并给出了测试结果并总结了该雷达回波发生器的一些优点。
关键字：FPGA DSP 雷达回波 发生器
摘 要：为了保证管道输送的正常运行，对管道进行破坏预警监测具有极为重要的现实意义，快速、准确地判定事发地点是预警监测的重要内容。设计了管道预警监测及定位的系统方案，分析了其监测定位原理，并指出破坏声波
关键字：GPS 时钟 定位
我们以一个实际的时钟电路来说明定时器的软件编程方法，时钟就是我们最为常见的显示时、分、秒为单位的计时工具，它是典型的应用代表。
关键字：原理 电路 时钟 组成 AT89C2051
时钟(clk)发生器介绍
您好，目前还没有人创建词条时钟(clk)发生器!
欢迎您创建该词条，阐述对时钟(clk)发生器的理解，并与今后在此搜索时钟(clk)发生器的朋友们分享。
创建词条
关于我们 -
广告服务 -
企业会员服务 -
网站地图 -
联系我们 -
征稿 -
友情链接 -
手机EEPW
Copyright ©2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《电子产品世界》杂志社 版权所有 北京东晓国际技术信息咨询有限公司
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473
京ICP备12027778号-2 北京市公安局备案：1101082052 京公网安备11010802012473